Indonesi an  Journa l  of  El ect ri cal Engineer ing  an d  Comp ut er  Scie nce   Vo l.   9 , No .   3 ,  Ma rch   201 8 ,  pp.  591 ~ 594   IS S N:  25 02 - 4752 , DO I: 10 .11 591/ ijeecs . v9.i 3 . pp 591 - 594           591       Journ al h om e page :  http: // ia es core.c om/j ourn als/i ndex. ph p/ij eecs   Optimi zation  o f  Arithm etical  Op erators  f or  t he  E nh ance d   Wall ace Stage       K.  G ugan , S. V.   Sa r avana n   Depa rtment  o f  E le c tri c al a nd  Ele ct roni cs  Engi n eering  (Mari n e),   A MET  Univer si t y,   Chenn ai ,   Ind ia       Art ic le  In f o     ABSTR A CT   Art ic le  history:   Re cei ved   N ov   21 , 201 7   Re vised  Jan   2 9 , 201 8   Accepte d  Fe b   1 7 , 201 8       I n  the   fi el d  of  D igi tal  signa l  proc essing  (DS P),  the   re duc ti on  of  so m e  logi cal   el ements  count s   is  one  of  the   m ai n  conside ra tions .   To  m ini m iz e  the   area,  computat ion al   del a y ,   and  po wer,   th e  d igi t a l  form   FIR  fi l te r  is  to   be   implemente d.   T he  opti m iz ation   of  the   A TP  ( Area ,   Ti m e  an d  Pow er)   is   ac hi eve d  b y   usin g  the   eff i ci en t  m ult iplication  and   accum ula ti on   u nit   (MA C).   In  thi s  work,   t he  dir ec t   form   FIR  fil te r   with   the   eff i ci en t  MA C  unit   is   pre sente d .   At   t he  in it i al   st age,   the  hal f   add er s  and  ful l  add e rs  are   to  b e  m odi fie d  b y   the  re duc ti on  of   th e  logica l  g at es.   The   m odified  h al f  and  ful l   adde r  are   impl e m ent ed  in  the   W al la c e  tree  m ult iplier  for  per form ing  the   eff icient   m ult ip l ic a ti on  proc ess.  Carr y   sav e  ad der   is  divi ded  i nto  the   two   stage s  to  r educe  th e  computa tional  d el a y   of  a rit hm et i ca l   oper at ors.  Th e   proposed  MA C  design  is  imple m ent ed  in  th e  di re ct   form   FIR  fi lt er  b y   using   the   HD L la ngu a ge.   Ke yw or d s :   Digital  sig nal  processi ng   Finit e i m pu lse   respo ns e   ATP   MAC   Ca rr y sa ve  a dder     Copyright   ©   201 8   Instit ut e  o f Ad vanc ed   Engi n ee r ing  and  S cienc e .    Al l   rights re serv ed .   Corres pond in g  Aut h or :   K.   G ug a n ,   Depa rtment  o f  E le c tri c al a nd  Ele ct roni cs  Engi n eering  (Mari n e),   AM ET   Univer sit y ,   Chenn ai ,   India.       1.   INTROD U CTION   The  dem and   f or   l ow   powe r  Digital   Sig nal  Processi ng  ( DS P )  a pp li cat ion s   an d  high - sp ee d  m ulti - sta nd a rd   wirel ess  com m un ic at ion s  is  quic kly  grow i ng.  The  U ns ta ble  grow t h  in  port able  m ult i m ed ia   and  m ob il e  com pu ti ng   a ppli cat ions  has   m os tl y  dep en de d  on  th e  sig nal  proce s sing  te ch nique   [1 ] .   Finit e  Im pu lse   Re sp onse  (FIR )  fi lt er  is  one  of   t he  key  feat ur es   of  Si gn al   Pr oc essin g  a pp ro ac h.  FI R  filt er  re quires  t he   two  factors  know n  as  low  com plexity   and   rec onfig ur a bili ty   fo r   low  pow er  ap plica ti on s.  T he   m ajo r  fact or   of  lo w   com plexity   dep en ds  on  the  a dd e r  a nd  m ultip li er  str uctu res   i n  filt er  [ 2].  T o  re duce  the  c om plexit y  and  del ay   of  the  com pu ta ti on s,  va rio us   ty pe s  of   ad de rs  and   m ulti pliers  are  introd uce d.  The  seco nd   m ajo r  fact or   f or   F IR  filt er  is  reconfi gura bili ty .  The  direct  f or m   of  FI R  filt er  co nsum es  m or e  area  and   delay   to  pe rfo rm   the  filt er   op e rati ons  [ 3].   The  di rect  form   FI R  filt er  perform s  the  filt er  op erati on s  for  fi xed   ty pe   of   filt er  ord er  only   wh e reas  the r e config ur a ble  F IR  filt er  pe rform s   the  filt er  operati on  f or d yn a m ic al l y  chan ge s  the  filt er  ord er.  I n  this  researc h  work,  t he  Ru ssian  Peasant   Mult ipli er  is   intro duce d  to  reduce  the   area  and   de la y  fo r     com pu ta ti on   [4] .   The  hi gh - perf or m ance  ad de rs  an d  m ulti pliers  are  esse ntial   fo r  redu ci ng   ar ea  an d  delay   in   reconfi gura ble  FI R  filt er.  T he refor e ,  the  a bove - m entione d  eff ic ie nt  a dd e r  and   m ulti plier  are  inc orp or at e d  int o  reconfi gura ble  FI R fil te r  t o  c oncer n  l ow area  and d el ay .       2.   RELATE D  W ORKS   In  this  pa per,  t he  e ff ic ie nt  im plem entat ion   of  r eco nf i gura ble  FI R   filt er  is   pr ese nted .  T he   direct   f or m   FI R  filt er  is   use d  on ly   for  fix ed  c oeffic ie nt  filt er  operati on s  w her ea s  the   r econfig ur a ble  FI R  filt er  is  use d  f or   bo t h  fix ed  as  well   as  dyna m ic al l y  chan gi ng   filt er  coeff ic ie nt  values  [ 5].  A  Re c onf igura ble  FI R  fi lt er  to   Evaluation Warning : The document was created with Spire.PDF for Python.
                          IS S N :   2502 - 4752   Ind on esi a n  J  E le c Eng &  Co m p  Sci,   Vol .  9 ,  No.  3 ,  Ma rc h   201 8   :   591   –   594   592   Trad e off  Fil te r  Per form ance  fo r  Dynam ic  Po we r  Co nsum ption   ha d  pro po se d  rec onfi gurab le   F I R  filt er   consi sts  of  Mult iple  Con t ro l  Si gn al   D eci sion   W i nd ow   (MCS D)   te chn iq ue  for   increasi ng   t he  filt er  perform ance  f or  d ynam ic   power   c onsu m ption.  Stu dies  a nd  E valuati on  P erfor m ance  of V edic  M ulti plier  us i ng   Fast  A ddress  are  car ried  out.  In   t his  pa pe r  Ve dic  Mult ipli er  is  desi gned  by  Urd hv a   Tiry ag bh ya m   ( U T )   te chn iq ue.    In   t his  pap e r  de scribe d  that  t he  An   ef fici ent  ap proac h  f or  the  rem ov al   of  bipolar  im pu lse   noise   usi ng   m edian  fi lt er  [6 ] .  Ve dic  Mult ipli er  is  on e  of   the  fa st  an d  low  powe r  m ul ti plier  co m par e d  to  al l  ano t he r   m ul ti plier.  In   t his  m ulti plier  desig n,   pe rform ance  was  a na ly zed  by  us i ng  di ff e ren t  e xi sti ng   a dd e rs  s uch   as   Ca rr y  L ooka he ad  Adder  (C LA),  Ca r ry  Se le ct   Adder   (C SLA)  a nd  Par al le l  Pr efix  A dd e r  (P P A).  R eact ive  powe r  op ti m izati on   us i ng   fir efly   al go rithm   is  pr esente d  in   this  pap er  [ 7].   A  stud y  of   Archit ect ur e ’s  for  Lo w   Power  a nd   Re c onfig ur a ble  FIR   Fil te rs  is  carried  out.  T he  ke y  req ui rem ent s  of   F IR  filt ers   are  low  c om pl exity   and   rec onfi gur abili ty .  In   this  pap e r,   lo w  po wer   rec onfi gur able  FI R  filt er  is  pr op os ed  by  us ing   C on sta nt   Sh ift   Me thod  (CSM ),   P rog ram m able  Sh ift  Me th od  (PSM )  a nd  Com pu ta ti on   S har i ng   M ulti plier  Me thod  (C SH M) .  The  pe r form ance  of   eac h  m eth od  is  analy ze d  an d  c om par ed  in  this  stu dy .  SV C  cr eat ed  Sing le   I nput  F uzzy  Lo gic Co ntr olle r  S VC fo r  sel f - m otivate d  pre sentat ion au gme ntati on   of P ower  Syste m s .       3.   MINIMIZ ED  HALF  A ND F ULL A D DER ST AGE  FO R DIGIT AL FI R  FILT ER   In   Mult ipli er  and   a dder  uni t,  the  half  ad der   a nd   fu ll   add e r  is  one  of  the  necessit y  sta ges  for   perform ing   the  arit h m et ic al  op erati ons.  T he  reducti on  of   th e  half  and   f ull  add e r  is  us ed  to  reduce  the  lo gical   el e m ents  counts  as  well   as  th e  com pu ta ti onal   delay   of   t he  arit hm etical   operator   sta ge.   A   log ic al   bl ock   of   t he   m ini m iz ed  hal f  a nd  the   f ull  add e r  is   s how n  i n  Fi g ure 1  a nd  Fi g ure  2.  T he  reduce d  hal f  a dd e r  pe rform s  the   sam e   add it ion s   li ke  tradit iona l  half  adder  s ta ge  with  the  reducti on  of  the  one  lo gical   AND  g at e  an d  one   inv e rter  sta ge.   In   Fig ure  2,   th e  op ti m iz ed  ful l  add er  pe rform s   the  sa m e   t hr ee - bit  ad diti on s  li ke  co nve ntion al   fu ll   a dd e r  with   the  op ti m iz ati on  of  t he  lo gic al   OR  gate  an d  lo gical   AND   gate.  The se  optim iz ed  ad ders  are   us e d  to  im plem ent  the  seve r al   m ulti pliers  and  ad ders  sta ges  to   achie ve   the  ef fici ent  a rea,  delay ,  an d  powe r.   By  u sin g  the  De m or ga n’s the or em , th e a dd e r  sta ge s ar e  opt i m iz ed.         Figure  1.   O ptim iz ed  half  a dd er s ta ge         Figure  2 .   O ptim iz ed  fu ll  a dder s ta ge       4.   MA T HEM AT ICA L  E X P R ESSIO N  FO R   THE   OP TIMIZ ED  HALF  A ND   FULL  ADD ER  STAGE     Evaluation Warning : The document was created with Spire.PDF for Python.
Ind on esi a n  J  E le c Eng &  Co m p  Sci     IS S N:  25 02 - 4752       Op ti miz atio n  o f Ari thmetic al  Op er at or s f or  t he  E nhance d Wall ace  Stage  ( K. G ug an )   593   5.   PROP OSE D  WALLA CE  TREE   MU LT IPLIE R  WIT H  THE   OPTIMIZ ED  HAL F  AND  FU LL   ADDER   To  pro vid e   the   eff ic ie nt  m ultip li cat ion s  with   the  m ini m u m   num ber   of   l ogic al   el em ents   co unts,  t he   op ti m iz ed  half  and   the  fu ll   add e r  is  us e d  to   per f orm   the  arit hm etical   op erati on s .  The  propose d  W al la c e  tree   m ul ti plier  sta ge  is  fu rthe r  us e d  for  the  di gital   FI R  filt er.  Pr opos e d  MAC  un it   is  gen e rati ng   the  ef fici en t  ATP  pro du ct  c om par e tha n  t he  tra di ti on al  m et ho d.           Figure  3.   W al l ace t ree m ulti plier stru ct ur e               Ta ble 1 .   Sy nth esi s Res ults  for  t he  tra diti onal  and  pro pos ed  sta ges         6.   E X PERI MEN TAL RES UL TS A ND AN A LYSIS         Figure  4 .   G raphical  Repre sen ta ti on  of t he  sy nth esi s  res ults    Evaluation Warning : The document was created with Spire.PDF for Python.
                          IS S N :   2502 - 4752   Ind on esi a n  J  E le c Eng &  Co m p  Sci,   Vol .  9 ,  No.  3 ,  Ma rc h   201 8   :   591   –   594   594   7.   CONCL US I O N     In   this wor k,   th e  op ti m iz ed  half  and  f ull  ad de r  base d  re duce d  W al la ce  tree m ul ti plier  is  i m ple m ented  by  us in g  Ve rilog   Hardw a re  Descr i ption   La ngua ge  ( HD L ) .  The  sim ulatio n  of   th e  pro posed  w ork  is  ev al uated   by  us i ng  Mo de lsim   XE  an d  al so   the   desi gn  is  synthe si zed   by  us in g  Xili nx  ISE.  En ha nc ed  a dd e rs  sta ges  a re   highly   us ed  t o  reduce  the  num ber   of   lo gi cal   el e m ents  c ounts  as  well   as  the  com pu ta ti on al   delay   of   the   Wall ace t ree m ulti plier stage .       REFERE NCE S   [1]   K.K.Par hi,  VLSI  Digit al  S ignal P roce ss ing.   New  York,  NY ,   US A:  W il e y ,   1998 .   [2]   B.   Parha m i,   Co mputer  Arit hmet ic :  Al gori thms  and  Har dware  D esigns ,   2nd  Ed.   New  York,  NY ,   US A:  Oxford   Univ.   Press ,   201 0.   [3]   R. Am bika   and  S.Siva  Ranj an i.  Design  of  Fir  Filt er  Us ing  Area   and  Pow er  Eff icient   Truncat ed  Mult ipl i er.   I nte rnational   Jo urnal  of Engi ne e ring S cienc es   &   Re search  Te chn ology   ( IJ ES RT) ,   Marc h,   2014.   [4]   N.Kanna n,   R. Se shadri,   and  Dr.S . Ramakrishnan .   Impr ove d  Wall a ce   Tr ee  Multiplier  Based  Dire ct  Fi r  Struc ture   Us ing  MCM  Techni que .   Proce e dings  of  ICSEM‘14 -   2 nd   Inte r nat ion al   conf erence   on  Sci enc e ,   Engi ne eri ng,   a nd   Mana gement, M arc h  2014 .     [5]   Sw ee t y   Kash y a p  and  Mukesh  Mahe shw ari .   Im ple m ent a ti on  of   High  Perform a nce   Fir  Filt er  U sing  Low  Pow e r   Multi plier  and  A dder .   Int. J ourna l  of   Engi n ee ring   Re search  and   A ppli cations ,   Vol .   4,   Iss ue  1,   Janu ar y   2014.   [6]   Kada li,  K.S.   an d  Raj a ji,  L . ,   An  ef fici ent   approa ch  for  th e  remo val   of   bipol ar  i mpulse  noise  usi ng  median  f il t er ,  India n  Journa l  o f  Scie n ce a nd   Technol og y ,   Vol.   8 ,   no .   13 ,   2015 .   [7]   Kanna n,   G. ,   Subram ani an,   D . P.  a nd  Shankar ,   R. U . ,   R eac t ive  p owe r  opti mization  using  fi ref ly   algori thm.   In  Pow er  El e ct roni cs  and   Rene wabl e Ene r g y   S y stems   (pp.  83 - 90).   Spring er   India.   [8]   Sarka r,   S.J.,   Sar kar ,   N.K. ,   Dutta,  T.,  De y ,   P.  an d  Mukherje e,   A. ,   2016.   Arithmat ic   Coding  Based   Approac h  for  Pow er  Sy stem  Para m et er  Da t a   Com pre ss ion.   Indone sian  Journal  of  El e ct ric al  Engi ne ering   and  Computer  Sci en ce ,   2 (2) ,   pp . 268 - 274.   [9]   Arocki araj,   X. ,   Kokil,   P.  and   Kar,   H.,  2017 .   Pass ivi t y   Bas ed  Stabi l ity   Co ndit ion  for  In terefe re d  Dig ital  Filt ers.   Indone si an  Journal  o f El ec tri cal   Engi n eer ing  and  Compu te r Science ,   6 (2) .   [ 1 0 ]   Kum ar,   J.V.  an d  Paul,   C . K.C.,  Design  Of  Enhance d  Sqrt  C arr y  Sele c t  Adder  F or  Vlsi  Im ple m ent a ti on  Of  2d - Discre te Wavele t  Tr ansform .   Int e rnational   Journal  Of  MC   squar e scie ntifi c  resear ch.   Evaluation Warning : The document was created with Spire.PDF for Python.