TELKOM NIKA Indonesia n  Journal of  Electrical En gineering   Vol. 12, No. 10, Octobe r 20 14, pp. 7186  ~ 719 0   DOI: 10.115 9 1 /telkomni ka. v 12i8.542 3          7186     Re cei v ed  De cem ber 2 0 , 2013; Re vi sed  Jul y  1, 2014;  Acce pted Jul y  28, 201 4   Effects of Non-Uniform Channel Geometry on Double- Gate MOSFET Performance      Xu Huifang,  Dai Yuehua *, Zheng Ch an g y ong,  Xu Jianbin, Yang Jin, Dai Gua ngzh e n   Schoo l of Elect r onics a nd Info rmation En gin e e rin g , Anhu i Universit y , Hefe i ,  Anhui, Chi n a   * Corres p o ndi n g  author, e-ma i l : dai yu eh ua2 0 13@ 163.com       A b st r a ct  A Doub le- gate  (DG) MOSFET w i th non-uni form ch an nel  (NUC) g e o m et ry, that is, the silico n   thickness  of e m b e d ded  i n  d o ubl e-gate  is  va ried  li near ly  fro m   drai n to  sour ce, is  prop ose d .  T o  qu antitativ el y   assess th e eff e cts of the  NU C ge o m etry  on  electric al  c har acteristics of  D G  MOSF ET s, the s hort-cha n n e l   effects (SCEs) and th e o n -stat e  curre nt are  n u merica lly  c a lc ulate d  for the  d e vice w i th  diffe rent no n-u n ifor m  chan nel  thick n ess, cha n n e l  l ength  a nd  gat e ox ide  thick n ess res pective l y . T o  the  prop osed  structure,  the  SCEs are sup p resse d, the subthres hol d s w ing beco m es   smal ler a nd the on-state c u rrent is sign ific antly   i m p r o v ed  wh en  th e  th i ckne s s o f  si li co n l i e d   a t  so u r ce  be com e s th i n n e r , sh o w i n g b e tte r  p e r fo rm an ce s than  the conve n tio n a l DG MOSF ET s.    Ke y w ords :  do ubl e gate MOS F ET s, non-unif o rm ch an nel g e o m et ry, short- chan nel  effects, on-state curre nt    Copy right  ©  2014 In stitu t e o f  Ad van ced  En g i n eerin g and  Scien ce. All  rig h t s reser ve d .       1. Introduc tion  Comp ared  wi th co nvention a l si ngle - gate  MOSF ET s, Dou b le-gate (DG )   MOSFE T s  h a ve  obviou s  adva n tage s, such  as  su pp ressi on of  sh o r t chann el effect s(S C Es), lo wer  subth r e s h o ld   swi ng ( SS ) a nd highe r tra n scon du ctan ce, so they have  attracte d a great de al of attention in  recent years [1-8]. In the o ry, DG MO SFETs ca n be scaled to  the shorte st  chan nel len g th  possibl e for a  given  gate  o x ide thickn ess [9].  Howe ve r, when  the  chann el le ngth  is  agg re ssively  scaled  do wn,  the two  dim ensi onal  ele c trostati c effects be com e  re levant, and t he ele c tro s ta tic   controllability of the gate o v er the ch an nel de cr e a se s due to the i n crea sed  cha r ge  sha r ing from  sou r ce/drain [10], so the pe rforma nces of  scal ed do wn  DG MOSFET s are limite d .   Among th e p r eviou s   rep o rts, the effe cts of sili co n thi c kne s s( t si ) [1 -5], cha nnel  le ngth( L )  [1-3], gate o x ide thickne s s( T OX )[3,6],so u rce/drain do ping con c ent ration ( N S/D )[6]  and chan ne l  dopin g  con c entration  ( N CH ) [6,7]on th e pe rform a n c e s  of the  DG M O SFE T s h a ve be en  investigate d . It is found th at the device  with a  shorte r chan nel len g t h does  slig htly enhan ce th e   on-state current, but  SS  become s  l a rge  sim u ltaneou sly. The  device  with  thinner  sili con   thickne ss  ca n enha nce the cont rollabili ty of gat e electrod es, g r ea tly suppresse s the SCE s , but   whe n  the sili con thickne s s i s  re du ced to  about  10 nm,  owin g to the  mobility degradation a nd t h e   redu ction of the ele c tron  charg e  den sity, t he on-s t ate  c u rrent is sue  s u ffers  [2], [4-5].    To add re ss the issu es  of the co nventio nal  DG MOS F ETs me ntio ned a bove, o b tain an   optimize d  d e v ice pe rforma nce,  a tra deo ff betwee n  ch annel l ength   and  silicon th ickne s s sh oul d   be ap propri a te, whi c h i s   known that  /1 si Lt ha s be en  rep o rt ed [2]. Whil e  the analy s is in Ref.  [2] was fo cu sed on th e con v entional  DG  MOSFETs  wi th uniform  ch annel thi c kne ss, the  effect  of  silicon geom etry on the perform a nce  of DG M O SF ET has not  been studied in  detail. Based on  this point, a DG MOSFET with non -unif o rm  chan nel (NUC) g eom etry is pro p o s e d .   In this paper, a sy stematic  study on NUC DG MOS F ETs with vari able  silicon t h ickness  at so urce  ed ge i s  p e rfo r m ed. Th e p e rf orma nc es  of the  NUC DG   MOSFET s  a r e evaluated  by  con s id erin g the ele c tri c al  cha r a c teri st ics: 1) the  sh o r t-chan nel eff e cts  ( V T ,  SS ); 2) the on -state  curre n t. The  prop osed d e vice in thi s  p a per  com b ine s  the advanta ges  of sh orte r chann el len g th  and thin ne r  silicon thi c kn ess to e nha nce  the o n -state  curre n t. In addition,  the SCE s   are   sup p re ssed a nd the su bthresh o ld swing  become s  sm aller.         Evaluation Warning : The document was created with Spire.PDF for Python.
TELKOM NIKA   ISSN:  2302-4 046     Effects of No n-Uniform  Ch annel G eom etry on  D oubl e - Gate MOSF ET Perform ance (X u Huifa n g)  7187 2. Dev i ce Str u ctur e and S i mulation Model  Figure 1 sho w s th e sche matic dia g ra m of the  s i mulated NU C   DG MOSFET  str u c t ur e. Her e ,  the NUC  geo metry is  rep r ese n ted by li near variatio n of sili con  thickne s s fro m  the d r ain t o  the   sou r ce. Whil e  the thickne s s of sili con lie d at drai n  ed ge is fixed to  40nm, the thi c kne ss of  sili con   lied at  sou r ce edg e ( T si ) i s  vari ed. Th e  effects  of th e differe nt ch annel l e ngth   and g a te oxi d e   thickne ss  on  the charact e risti c s of NUC  DG  MO SFETs   will be sim u lated  as  well. The gate  material  is n +  p o lysili con   with fixed  do ping  co ncent ration  of 10 20   cm -3 , the ch annel  re gion  is   dope d with b o ron  co ncent ration  ( N CH ) o f  10 14  cm -3 , the so urce a n d  the drai n re g i ons  are  dop ed  with ph ospho rou s  con c ent ration  ( N S/D ) of  10 20  cm -3 .  The si mulatio n  is p e rfo r me d usi ng Silva c o  [11].          Figure 1. Sc hematic  D i agram of the Simulated NUC D G  MOSFET Str u c t ure      3. Results a nd Discu ssi on  3.1. Suppres s ion of Shor t-c hann el Effects   Figure 2 sh o w s the  com p arison of  V T  and  SS  of the NUC DG M O SFETs with  different  T si .  For the  lightl y  doped  NUC DG MOS F ETs, a s   T si   in cre a ses,  th e monotoni c  de cre a si ng of  V T  is   ascrib ed to t he sp eci a l volume inve rsion effec t. In the stro ng-i n versi on regi on, the sp ecial   volume inversion effect  will be come insignificant that was  not predicted by the linearly  extrapolate d   V T  in [6, 8]. More over, fo r thinne r  chan nel thickn ess, the se rie s   resi stan ce of t h e  sou r ce/drain  extensio n reg i on overla ppe d by the gate may becom e large r ,   so t he  V T  inc r eases  [3].           Figure 2.  T si  Dep end ence  of  V T  and  SS   for NU C D G   MOSFETs       Comp ared to  the  conve n tional  DG  MO SFETs  with  uniform  chan nel thi c kne s s (i.e.,  T si =   t si =40nm ), the  SS  of NUC DG M O SF ETs be com e s sm aller  with  T si  decrea sing, as sho w n in   Figure 2(b ) . For DG MOS F ETs with n a noscal e  ch an nel thickne ss, the dopant in cha nnel  will  Evaluation Warning : The document was created with Spire.PDF for Python.
                               ISSN: 23 02-4 046                     TELKOM NI KA  Vol. 12, No. 10, Octobe r 2014:  718 6  – 7190   7188 introdu ce  an  addition al ele c tri c  field  call ed chan nel d opant-i ndu ce d field  1 () D Uy [1], thi s  elec tric  field can b e  e x presse d as f o llows:     2 1 2 11 () 24 si A D Vy Uy tr                                           (1)    Whe r e  all th e notatio ns can b e  fou n d  in [1]. Th e  decrea s e d   t si  wo uld  enh a n ce  the  ch an nel  dopa nt-ind uced field, whi c h will great ly enha nce the  surfa c e  pote n tial ( /2 si yt ). Since  the  surfa c e  pote n t ial be come s  much  la rge r  t han th e central pote n tial ( 0 y ), the ove r all  condu ction   path will be  highly co nfin ed to the ch a nnel surfa c e s , causi ng a n  enha nced ga te control an d a  smaller  SS  [1].    For  NU C D G  MOSFET s ,  with dec re a s ing  T si  val u es, an e nha nce d  dop ant-indu ced field  1 () D Uy will al so enhance the  surf ace potential  nea r source  ( /2 si yT ). Once it  is much  larger than the central potential ( 0 y ), resulting in a n  improved  SS . In other words, th e  SS  of  NUC DG MO SFETs is  sen s itive to the thickne s s  of chann el nea r  sou r ce, so th e dimen s io ns of  NUC DG MO SFETs are scaled do wn m o re ea s ily, results in improving integrati on.          Figure 3.  L  Depen den ce of   V T  and  SS  for NU C D G  M O SFETs       Figure 3   co mpares the   L  de pen den ce  of  V T  and   SS  for  NU C DG MOSFETs   and   conve n tional  DG MOSFET s, measured at  V ds =0.05V. It is found th at  V T  decrea s es si gnifica ntly  with de cre a si ng  L  for all d e vice s, whi c h  is cau s e d  b y  SCEs and  can b e  expla i ned by ch arge   sha r ing m ode l [10]. NUC  D G  MOSFETs  with a thinne r   T si  sustai n a good  V T  roll off behavior tha n   that of the   conve n tional  DG  MOSF ETs d ue to   the fact  that  the  cha r g e  sh arin g  effect is  sub s tantially redu ce d with   de cre a si ng  T si  [5]. It is al so  wo rth n o ticing  that the  sen s itivity of the  SS  with the chann el length  is lowe r in  NUC  DG  MOS F ETs than in  conve n tional  DG MOSFET s,  becau se the  NUC  DG M O SFET with  thinner  T si  i s  well contro lled by the  gate, leadi ng  to  improve d  ele c tri c al prope rties [1, 5].    F i g u r e  4 sh ow s th e  T OX  d epen den ce  of   V T  and  SS  fo r  NU C  DG  M O SFETs. A c c o rdin g to  the  slop e of  the  plots ill ust r at ed in  Fig u re   4(a )  a nd  (b ),  it is fo und  tha t  the p a ra met e rs of  V T  and   SS   are influe nce d  wea k ly by  T OX , making this an i m porta nt useful feature  of the NUC DG   MOSFETs.  Hence, it indicates that the   T OX  can be  further  scale d  do wn for  a  given ch ann el  length  and  ot her devi c e  pa ramete rs.  Ba sed  on  the  a bove di scu ssi ons, it  can  be  co ncl ude d th at  the novel structure can  suppress the  SCEs of DG  MOSFETs  ef fectively, which may provide a   good alte rnati v e in scali ng  down of devices.     Evaluation Warning : The document was created with Spire.PDF for Python.
TELKOM NIKA   ISSN:  2302-4 046     Effects of No n-Uniform  Ch annel G eom etry on  D oubl e - Gate MOSF ET Perform ance (X u Huifa ng)  7189       Figure 4.  T OX  Dep end ence  of  V T  and  SS   for NU C D G   MOSFETs       3.2. Impro v e m ent of On -sta te Cu rren t   Figure 5  sh o w s the d r ain   curre n t of NUC DG M O SF ETs a nd  con v entional  DG  MOSFETs. It  can be  clea rl y seen that the NUC DG MOSFETs  ex hibit significa nt perform an ce en han cem ent.  For  conve n tional  DG M O SFETs, a c cording to  chann el dop a n t-indu ce d field effect [1] ,  the   reduction of t he  silicon thi c kness  effectively cut s  off the bul k  ch arge and inversion charge,  whi c h  results i n  a  con s id era b le  ch ange  of t he ele c tr on  con c e n tration  distri bution t o  get the  sa me  effective electric field. This result s in an increa se of the drain  curre n t due to a small increa se  of  the effective  mobility [4]. But when the t h ickness of   si licon i s  ult r at hin, the effective mobility wil l   be deg ra ded  due to enh a n ce d pho non  and severe  surfa c e - roug hne ss  scattering, mean whi l e,  the inversio n  layer  ch arg e  de nsity wi ll be d e cre a sed  due  to  the chan nel  overla p eff e ct.  Con s e quently , the drain cu rre nt of the convention a l DG MOSFET  with ultrathin  silicon thickn ess   d e c r e as es  dra s tica lly.           Figure 5. Output Cha r a c terist ic s Cu rv e for N UC  DG  MOSFETs       Ho wever, ch angin g  the geometry of chann el w ill cause two effects: 1) An i n crea se of  the effective  mobility due t o  the in crea se of the  ave r age el ectron  distan ce f r om  the su rfa c e,  2)   An increa se  of the electro n  den sity due  to the  redu ced influen ce  of the chan n e l overlap  effect.  These effect s will result in  a si gnifi cant i n crease of the drai n  current for NUC  DG MOSFETs,  a s   sho w n  in Fi g u re  5. It is shown that th e on -state   cu rre nt is con s i dera b ly en ha nce d  in  case  of  NUC DG MO SFETs even  for the thickn ess of silicon  lied at sou r ce edge  T si  d o wn to 5nm. T hat  mean s th e  NUC DG M O S F ETs  ca n b e  scale d  to  th e thinn e st  sili con  thickn ess at  source  e dge   T si  possible fo r a given ch a nnel len g th a nd other d e vice pa ram e ters.  Evaluation Warning : The document was created with Spire.PDF for Python.
                               ISSN: 23 02-4 046                     TELKOM NI KA  Vol. 12, No. 10, Octobe r 2014:  718 6  – 7190   7190 4. Conclusio n   In this p ape r,  based o n  the  simulatio n , th e  effect s of NUC  geo metry  on the  perfo rmances of  DG MOSFET s  a r e symme trically studie d   by  varyin g   L  an d  T OX  on NU C DG  MOSFETs   wi th  different  T si . It  is found that   NUC  DG  MOSFETs with  t h inner silicon   thickness at source edge  T si   can  not  only  sup p re ss the   SCEs, b u t al so g r eatly  en h ance the  on -state cu rrent.  Additionally, the  para m eters o f   V T  and  SS  are  influe nced  wea k ly b y  the chan n e l len g th   a n d   the gate o x ide   thickne ss, th ese  go od  cha r acte ri stics  show t hat  NUC  DG M O SF ETs a r e  more immu ne to  sho r t   cha nnel effe cts, whi c h is  a nother  advan tage si n c e th e downscali n g  of device d i mensi o n s  ca n   result in improving the IC perfo rman ce.       Ackn o w l e dg ements   This  wo rk  wa s supp orted  by the Natio nal Y outh Science Fou n d a tion of Chi n a (G rant  No.  6100 6064 ), Anhui p r ovin ci al natur al sci ence re se arch proj ect (Grant No. KJ20 11B008 ) an d  the   Natural Scie n c e Fou ndatio n of Educatio n  Office Anhu i Province (No. KJ2013A 0 71).       Referen ces   [1]  Qiang C hen, B havn a  Agra w a l ,  James D. Meindl. A Compre hens ive Ana l y t i c al Subthr esho ld S w in g(S )   Mode l for Dou b le-Gate MOS F ET s.   IEEE Tr ansactions on Electron Devic e s . 2002; 4 9 (6) :  1086-1 0 9 0 .  [2]  Yiming  L i , Ho n g mu C h o u . A  Comp arative  S t ud y of E l ectri c al C har acteri stic on  Sub- 10 -nm Do ub le- Gate MOSFE T s.  IEEE  Transactions on Nanotechnology . 20 05; 4(9): 64 5-6 47.   [3]  Hon-S u m Ph ili p W o n g , Dav i d  J F r ank, P aul  M Sol o mo n.  Device  D e sig n  Co nsid eratio n s  for D oub le- Gate, Ground- Plan e, an d Si ngl e-Gated U l tra-T h in  SOI MOSF ET ' s  at  the 25  nm Ch a nne l Le ngt h   Generati on.  IEDM . 1998: 40 7 - 410.   [4]  Bogdan M a jk usiak,T o masz Janik, J a kub Walczak.  S e mic ond uctor T h ickness Effects i n  the D o u b le- Gate SOI MOS F E T .  IEEE Tra n sactions on Electron Dev i ces . 1998; 45( 5): 1127- 113 4.   [5]  E Rauly ,  O Potavin, F Balestra , C Ra yn a ud.  On the s ubthr esho ld s w i n g a nd sh ort cha n n e l effects i n   singl e  a nd do u b le gate de ep  submicro n SOI-MOSF ET s.  Solid-St a te El ectronics . 1999; 43(11): 2033- 203 7.  [6]  F eng Li u, Lin i ng Z h a ng, Jia n  Z han g, Jin  He,  Mansu n  C han. Effects of bod y d opi ng  on thres hol d   voltag e and ch ann el pote n tia l  of s y mmetric D G  MOSF ET s  w i th contin uous  soluti on from accumul a ti o n   to strong-inv e r s ion re gio n s.  Semico nductor  Scienc e an d T e chn o lo gy . 200 9; 24(6): 08 500 5-08 501 3.   [7]  Hua x i n  Lu, W e i y ua n Lu, Yua n  T aur. Effect  of  bod y d opi ng  on do ubl e-g a te MOSF ET  ch aracteristic s .   Semico nductor  Science a nd T e chn o lo gy . 200 8; 23(1): 01 500 6-01 501 1.   [8]  Xu ej ie Sh i, Man W ong. Effects  of  Substrate Dopi ng on  the Lin earl y   E x tra p o late d T h resho l d Volta ge  of   S y mmetric al DG MOS Devices.  IEEE  Transactions on Electron Dev i ces . 2 005; 52( 7): 161 6-16 21.   [9]  Xi ao pin g  Li an g ,  Yuan T aur. A 2-D Ana l y t ical  Soluti on for S C Es in DG MOSF ET s.  IEEE Transactions   on Electro n  De vices . 200 4; 51 (8): 1385- 13 91 .   [10]  Hamd y Ab d El  Hamid, Ja um e Roi g  Guitart, Benj amin Iñíg uez. T w o-Dim e n sio nal A nal yti c al T h reshol d   Voltag e an d Subthres ho ld  S w i n g Mode ls   of Undop ed  S y mmetric D o ubl e-Gate MOSF ET s.  IEEE   T r ansactio n s o n  Electron D e vi ces . 2007; 5 4 ( 6 ): 1402- 14 08.   [11]  AT LAS User’s  Manu al, A  2-D   Device  Sim u lat i on  Soft w a r e  P a ckag e , SILVA C O, Santa  Cl ara, CA, USA .   201 0.       Evaluation Warning : The document was created with Spire.PDF for Python.