Indonesian J ournal of Ele c trical Engin eering and  Computer Sci e nce   Vol. 1, No. 2,  February 20 1 6 , pp. 221 ~  228   DOI: 10.115 9 1 /ijeecs.v1.i2.pp22 1-2 2 8        221     Re cei v ed O c t ober 1, 20 15;  Revi se d De cem ber 12, 20 15; Accepted  Jan uary 5, 20 16   A Overlapping Carrier Based SPWM for a 5-Level  Cascad ed H-bridge Multilevel Inverter      Kurev e  D. Ter y ima, Goshw e  Y. Nenta w e ,   Agbo O.  Dav i d    Dep a rtment of Electrical  and  Electron ics En gin eeri ng,  F e d e ral U n ivers i t y   of Agricultur e, Makurdi, Ni ger i a   Corresp od ing  author, e-ma il: Kureve _dt@u a m .edu.ng       A b st r a ct  T h is pap er pro poses a sw itch ing co ntrol for a ca scad ed H- brid ge inv e rter structure w i th reduc e d   sw itches w h ich  is  used  to  i m p r ove th e T H D   perfor m a n ce  of  a s i ng le  ph as e five  lev e l  CH B MLI. T he  mu lti  level  invert er i s  simulate d fo r the conve n ti ona l carrier  o v erla ppi ng AP OD and the  prop osed c a rri er  overl app in g APOD Pulse  W i dth Modu lat i on (PW M) sw itching co ntrol techn i q ue. T he total har mo n i c   distortio n  (T HD ) of the  o u tput  voltag es ar e  o b serve d  for  bot h PW M co ntrol  techn i qu es. T he  perfor m a n c e  of   the sy mmetric  CHB MLI  is si mu late d us ing   MAT L AB-SI MULINK. It is o b s erved t hat the  prop ose d  carr ie r   overl app in g A P ODPW M pro v ides  outp u t w i th relativ e ly  lo w  T HD as co mp are d  to th e  conve n tio nal c a rrie r   overl app in g APODPW M .    Ke y w ords :  Mu lti-leve l inv e rter , APODP WM, THD,  MATLAB/SIMULINK    Copy right  ©  2016 In stitu t e o f  Ad van ced  En g i n eerin g and  Scien ce. All  rig h t s reser ve d .       1. Introduc tion   An inverter is defined a s  an electri c al  devices  that  convert s  direct cu rrent (dc) in put  voltage to  an  alternating  current  (a c) o u tput vo ltage  of d e si red  m agnitud e  a n d  freq uen cy [1 -4].  MLI aim s  at  achi eving hi g her  po wer b y  usin g se ri e s  of  power semi-con du cto r  switche s   wi th   several low  DC  sou r ces.  Several multi l evel topologi es have em e r ged a nd the  most comm on   among st the m  includ e the Diod e-Cl amped M u lt ilevel Inverter (DCMLI ), Flying-Cap a ci tor  Multilevel inverter  (F CMLI) and Casca d ed H-bri dge  Multilevel Inverter  (CHBM L I) [6]. There  are   nume r ou s  switchi ng  con t rol tech niqu es fo r the  CHBM L I but  there a r e t w o Pul s e  Width   Modulatio n (PWM) te chni que mo stly used in m u ltile ve l inverter control  strateg y  [2-5].  For high   swit chin g fre quen cy, strat egie s  su ch a s  sp ace  vect or PWM, Sel e ctive Ha rmo n ics Eliminati o n   PWM a nd Si nusoidal  PWM are u s e d .  Among th es e  PWM  metho d s, SPWM  which  is a  ca rrier  based di spo s i t ion method (PDPWM, PO DPWM a nd  A P ODPWM) is mostly used  for MLI [6-9].  In this pap er, a MATLAB/ SIMULINK  a nalysi s   of th e T H D an d  Modulatio n i ndex  com parison   betwe en th e  APOD SPWM control  st ra tegy and  a  ca rrie r  ove r la ppi ng P W M  strat egy for a  5 le vel  CHB MLI with  redu ced p o wer switch es i s  presented.        2. Res earc h   Method    2.1. Casc ade  H-bridg e  Multile v e l In verter   Below is the  gene ral blo ck diagra m  of multilevel inverter      Figure 1. Gen e ral blo c k dia g ram of MLI       In gene ral, Cascad ed H-b r idge MLI ha s two co nf igurations n a mel y  asymmetri c al CHB M L I and  symmetri c al CHB  MLI.   Evaluation Warning : The document was created with Spire.PDF for Python.
                             ISSN: 25 02-4 752                   IJEECS  Vol.  1, No. 2, February 201 6 :  221 – 228   222 2.1.1. As y m metrical CHB MLI  Asymmetri c al  ca scad ed  H-bri dge  multil evel inverte r .  The s e  are  CHB  MLI in   whi c h  at  least  one  of t he d c   su pply  sou r ce p r e s e n ts differ ent a m plitude, that  is  H-bri dge  cells  are  not fe d  by equal voltage and th e arm cell s have diffe rent effect on the output voltage steps.   Asymmetri c al  MLI is illustrated with  five levels in the figure below.         Figure 3. 7-le vel asymmetrical CHB MLI       2.1.2. Sy mmetrical CHB MLI   Symmetrical  ca scade d H-bridg e  multile vel inve rter are the one in  whi c h the am plitude of  the entire d c  sup p ly sou r ce to each  H-b r idge  cell s is  equal [4].       Figure 2. 5-le vel symmetrical CHB MLI       For exam ple,  each level  can gen erate f i ve different voltage outpu ts ±2V dc , ±1V dc , and   0V dc  by switching the different switches on and  off.  The output volt age of a mult ilevel inverter is  the sum of all  the individual  inverter outp u ts.       ⋯    ⁄         ( 1 )     Whe r e:   V an   = 1 - Ø  voltag e outp u t, V a1…an = Output  Voltage  of in dividual m o d u les, x =   num ber of  levels.   The Fou r ie r transfo rm for t he step ped  waveform is ex pre s sed a s :    V( ω t)=   π Σ [c os(n θ 1 )+ cos( n θ 2 )+ ...+ c o s(n θ s )]sin( n ω t)/n       (2)    Whe r e n = 1 , 3, 5, 7,  .,.   Evaluation Warning : The document was created with Spire.PDF for Python.
IJEECS   ISSN:  2502-4 752     A Overl appi n g  Carrie r Based SPWM for a 5-Le ve l Ca scade d H-bri dge… (K ure v e D. Teryim a)  223 Each H-b r idg e  unit genera t es a stairca s e wa vefo rm  by phase - sh ifting its positive and   negative p h a s e  swit chin g  timings. Fu rt her, e a ch  swi t ching  MOSF ET alway s  condu cts fo r 1 8 0 ˚   (or half  cycle )  rega rdle ss  of the pul se   width of  th e  qua si-squ are  wave  so  tha t  this  switchi ng  method re sul t s in equali z i ng the cu rre nt stress  in  each active device. Ca scaded H-b r idg e   topology is  ch ose n  for this  pape r.    2.2. Adv a ntages of  Casc aded H-brid ge MLI  The advanta g e s of CHB MLI configu r ati on are [3]:   a)  Stairca s e  wa ve form qualit y which r edu ces ele c tro m a gnetic  comp a c tibilty.    b)  Modula r ity of control ca n b e  achi eved.   c)  Req u ire s  le ss num ber of  comp onent s to achieve  the sam e  nu mber of out put  voltage levels.      d)  Dra w s input current with lo w disto r tion.     2.3. Disadv a ntag es of  Ca scade d  H-bri dge MLI  The disadvan tages of CHB  MLI configu r ation are [3]:   a)  Comm uni cati on b e twe e n  the full -bri dge s i s   req u ired  to achieve  th e syn c h r o n ization  of refere nce and the carrie r wavefo rms.    b)  Nee d s  sep a rate dc sources for real p o we r co nversions, an d thu s  its appli c ati ons  are some wh a t  limited.    2.4. T y pes of Carrier ba se d SPWM Tec hniques   There a r e  different  form s  o f  modul ation t e ch ni qu es for MLI. G ene ral l y, in the  pul se wi dth  modulatio n tech niqu e, two signal s are  used, one  i s  refe ren c e signal and the  other is ca rrier  sign al [8] .    This p ape r a pplied  ca rrie r  based PWM  techni que s t o  the CHB-M L I by usin g multiple  carrie r  wavef o rm s a n d  a  sin u soidal  referen c e   wa ve form  [10-12]. The  nu mber of  ca rrier  waveforms required to  p r odu ce  Y le vel output i s  (x-1 ), where x is th e n u mbe r  of  ca rrie r   waveforms  [8].    The  sinu soid al refe ren c e  waveform ha s pe ak  amplit ude A m  an d a  modulatin g freque ncy   f m . The triang ular  ca rrie r   waveform s hav e a pe ak  am plitude A c  an d frequ en cy f c . The sin u soi dal  referen c e sig nal is co ntinu ously compa r ed with  all the triangul ar carri er wavefo rms. When ever  the sin u soida l  referen c e  si gnal/waveform is g r e a ter than  the ca rri er sign al,  a modulate d   p u lse   width is g ene rated. The m odulatio n freq uen cy ratio m f  is given as:      .                                                     (3)    The followi ng  are Ca rri er b a se d Overla p p ing SPWM  strategie s :  1) Ca rri er Ov erlap p ing Ph ase  Dispo s ition PWM st rat egy (CO-PD  PWM):    If all carrie r s  sele cted hav e the same p hase,  the method is ph ase disp ositio n method. It  is gen erally accepte d  tha t  this method  gives  ri se t o  the lowest  harmo nic  di stortion i n  hi gher  modulatio n in dice s. Figu re  4 sho w s the ar rang ement  pha se di spo s i t ion PWM me thod.          Figure 4. Arra ngeme n t of carri er ove r la p p ing ph ase di spo s ition PWM method   Evaluation Warning : The document was created with Spire.PDF for Python.
                             ISSN: 25 02-4 752                   IJEECS  Vol.  1, No. 2, February 201 6 :  221 – 228   224 Figure 4  de pi cts th e  Ca rrie r  ove r lap p ing  PD  P W M  techniqu e (CO - PD PWM),  where  the   carrie rs with  the  same  freq uen cy f c  and  pea k am plitu de A c  a r e a r range d such t hat they ove r l ap  each other [5] .     2) Ca rri er Ov erlap p ing Ph ase O ppo sitio n  Dispo s ition  PWM strateg y  (CO-P O D P W M):   The ca rrier  waves in the p o sitive plan e are 18 0 o  out of phase with  those in the  negative pla n e .  There is no h a rmo n ic at th e carrie r freq uen cy  and its multiples an d the disp ersi on of harm oni c  occurs a r ou n d  them.        Figure 5. Arra ngeme n t of carri er ove r lap p ing POD P W M metho d       3)  Carrie r O v erlappi ng Al ternate Ph ase Opp o sitio n  Dispo s ition  PWM st rateg y  (CO - APOD PWM):  Each  ca rrie r  i n  this m e thod  is ph ase shifted by 180 0  from its adjacent  c a rrier. It is s i milar  to phase opp osition di sp osition. Figure 6  sho w s the ov erlap p ing  carrier APOD PWM strategy.           Figure 6. The  arra ngem ent  of carri er ove r lappi ng APO D PWM meth od       Amplitude m odulatio n ind e x for  Carrie r Overla ppin g   PD PWM, P O D P W M, an d APOD  PWM is :                 ( 4 )     2.5. Simulation Model         The  ca scade d 5 - level  sing le ph ase  CHB MLI u s ed  for thi s  im ple m entation  ha s two  d c   sou r ces a nd  six swit che s   as sho w n in  Figure 7.     Evaluation Warning : The document was created with Spire.PDF for Python.
IJEECS   ISSN:  2502-4 752     A Overl appi n g  Carrie r Based SPWM for a 5-Le ve l Ca scade d H-bri dge… (K ure v e D. Teryim a)  225     Figure 7. 5-le vel single p h a s e CHB-M L I      The main  adv antage of thi s  type of arran gement  i s  its  simpli city and  improvem ent  of th e   output voltag e resolution  with red u ced  numbe r of co mpone nts [11 ] .    2.5.1. Opera t ion of Cas c a d ed H-bridg e  of Fiv e -le v el MLI Topolog y   In an individ ual H-bri dge,  the output  voltage is p o sitive voltage  (+V dc ), z e ro  v o ltage  (0V dc ) a nd  ne gative voltag e (-V dc ). Hen c e th e d e si re d outp u t voltage l e vels fo r Five-l evel  CHB  MLI are ±2V, ±1V, and 0V.   The switchi n g  states for the  voltage levels are p r e s e n ted as  sho w n i n  the table be low:       Table 1. Swit chin g state s  of modified 5-level CHB ML I  S w itching seq u e nces   Voltage   le v e ls   S 1  S 2  S 3  S 4  S 5  S 6   0 1 0  1 0  1  +2V dc   0 1 1  1 0  0  +1V dc   1 1 1  0 0  0  0V dc   1 0 0  0 1  1  -1V dc   1 0 1  0 1  0  -2V dc       The a bove  ci rcuit  diag ram  in Fig u re  7  and it s switching  state in  Table  1  hav e be en   modified to avoid switchin g loss a nd un necessa ry  co st .  This C H B  MLI  wit h  six  swit ch es an d t w o   batterie s  will  improve ou tput waveform and  red u c e total harmonic di stort i on. One of the   disting u ishing  feature s  of the above  circuit is t hat it can b e  u s ed  as seven lev e l and five le vel    CHB  MLI respectively, by  makin g  the  two  dc i nput  voltages t o  b e   different (asymmet r ic)  and   make the t w o  dc input voltage  equ al (symmetric).    2.6. Propose d  Ov erlappin g  APODP W M Technique   The n e w switchin g techniq ue de ployed   for th is pa per is the  carrier ba sed  overl appin g   APOD PWM  with non -zero  overlap. Th e  strategy u s e d  in this form  of techniq u e  is a modifie d   overlap p ing  APODPWM t e ch niqu e alre ady kno w n. It  involves pla c ing the tri a n gular  sign als in  overlap p ing  mode with out  cro s sing the  zero time  axis. They are  a ligned b o th in  the positive and  negative pla n e s re sp ectivel y . This is illustrated a s  sho w n in the Fig u re bel ow:   D i scr e t e , Ts   = 5 e - 0 0 5   s . V o l t age M e as ur e m ent v + - S e r i es  R L C   B r an c h Sc o p e 4 Mo s f e t 5 g m D S Mo s f e t 4 g m D S Mo s f e t 3 g m D S Mo s f e t 2 g m D S Mo s f e t 1 g m D S Mo s f e t g m D S Fr o m 5 [C 1 ] Fr o m 4 [C ] Fr o m 3 [ not B 1 ] Fr o m 2 [ not B ] Fr o m 1 [A1 ] Fr o m [A ] DC  V o l t a g e 2 DC V o l t a g e 1 d oubl e bo olea n b ool ean bo ole a n bo ole a n bo olea n b ool ean Evaluation Warning : The document was created with Spire.PDF for Python.
                             ISSN: 25 02-4 752                   IJEECS  Vol.  1, No. 2, February 201 6 :  221 – 228   226     Figure 8. The  arra ngem ent  of the pr opo sed ca rri er ove r lappi ng APO D PWM       This fo rm of  swit chin g is  carri ed o u t at a  ca rri er freq uen cy of 5  kHz  and  a fun damental   freque ncy of 50 Hz.        3. Resul t s  and  Analy s is    Simulation of  the sug g e s te d  mo dulation  techni que s  fo r comp ari s on   for a CHB   M L I  with   redu ce d  swit che s  i s   ca rrie d  out u s in g  MATLAB/ SIMULINK and   the  follo wing  para m eters were  use d : V dc  =1 00V, f c =  5 kH z and f m =  5 0  H z ,  M a =1.0 . The Simul a ted  control te chni que s, O u tput  Voltage wave form an d FF T analy s is  of the 5- level CHB-MLI usin g   both  the CO -APOD and  t he  prop osed CO -APOD PWM  are presente d .         Figure 10. Re feren c e an d carri er fre que n c y sign al of CO-APO D        Figure 11. Re feren c e an d carri er fre que n c y sign al of propo se d CO -APOD  0 0. 0 0 2 0. 0 0 4 0. 00 6 0. 008 0. 01 0. 012 0. 014 0. 016 0. 018 0. 0 2 -2 -1 . 5 -1 -0 . 5 0 0. 5 1 1. 5 2 0 0.002 0.004 0.006 0.00 8 0.01 0. 01 2 0. 01 4 0.016 0.018 0. 02 -3 -2 -1 0 1 2 3 Evaluation Warning : The document was created with Spire.PDF for Python.
IJEECS   ISSN:  2502-4 752     A Overl appi n g  Carrie r Based SPWM for a 5-Le ve l Ca scade d H-bri dge… (K ure v e D. Teryim a)  227 The  referen c e si gnal  bein g  supe r imp o s ed  on th e  si x carrie r  sign als  are  ge nerated via  logic combi n a t ion in SIMULINK and are  use d  for  switchin g the gates of the power MOSFETS .  A  point to  note   is that  for the  propo se d  CO-APO D, th e r e i s   no  overl ap a c ro ss the  ze ro  time  axes.  The uniq uen ess of the propo se d CO -APOD m odul ation schem e adopted h e rein i s  that it  distrib u tes th e load evenly  acro ss the switchi ng com pone nts there b y redu ce swi t ching lo sse s .        Figure 12. Ou tput waveform of 5-level singl e ph ase  CHB MLI in SIMULINK fo r CO -APOD        Figure 13.Out put waveform  of 5-levels si ngle ph ase CHB MLI in SIMULINK fo r p r opo se d  CO-APOD            Figure 14. FF T analysi s  of THD fo r 5-lev e l  CHB MLI u s i ng CO -APO D   Figure 15. FF T analysi s  of THD fo r 5-lev e l  CHB MLI u s i ng pro p o s ed  CO -APOD          0 0.0 1 0. 02 0. 03 0. 04 0. 05 0. 06 0. 07 0. 08 0. 09 0. 1 -6 0 -4 0 -2 0 0 20 40 60 0 0.01 0.02 0.0 3 0.04 0. 0 5 0.0 6 0.07 0. 0 8 0.0 9 0.1 - 200 - 150 - 100 -5 0 0 50 100 150 200 Evaluation Warning : The document was created with Spire.PDF for Python.
                             ISSN: 25 02-4 752                   IJEECS  Vol.  1, No. 2, February 201 6 :  221 – 228   228 The ab ove g r aph  rep r e s e n ts the THD of the 5-level singl e pha se CHB MLI  for the  different mod u lation techni que s.   In the CO -AP O D, the eve n  orde r h a rm o n ics ar e elimi nated a s   sho w n in  Figu re  14 but in  the propo se d  CO -APOD  F FT analy s is  as  sho w n   in  Figure 15, th e even  ord e r harm oni cs a r e   compl e tely eliminated.       4. Conclu sion    This p ape r  sug g e s ts a  novel PWM  techni que u s ing overl appi ng APOD P W M for  swit ching pul s es of  a  5 level Cascaded Multile vel  Inverter with  redu ced  num ber of  H-b r id ges  while p r od ucing de sire d multilevel voltage  output.  Simulation  using MAT L AB/SIMULINK  softwa r e  wa s perfo rme d  to  sh ow the  su gge sted te ch nique  for  CO -APOD P W M  perfo rmed  be tter  with a THD of  34.44 % as compa r ed to the co nventio nal CO -APO D PWM with  a THD  of 39.76%      Referen ces   [1]  F Z  Peng, JS Lai. Multi l eve l   converters, A  ne w  br ee d of po w e r Electro n ics conv erter s .  IEEE Trans   Industries Ap pl icatio n . 200 3: 1098- 110 7.   [2]  J Rodriguez, JS Lai,  F Z  Pen g . Multilev e l In verter; A surve y  top o l o g y  co n t rol an d ap plic ation.  IE EE  T r ans Industria l Electron ics . 2003: 72 4-7 38.   [3]  Kumar Jag d is h.  T HD Anal ysis for differe nt levels  of c a scad e  multil e v el inv e rter for industri a ls   app licati ons.   IJETAE . 2012: 20-3 0 .  [4]  M Kavitha, A  Arunkum ar, N  Gokuln ath, S  Arun. Ne w   cas c ade d H- brid g e  multi l eve l  i n v e rter topo lo g y   w i t h  red u ced  n u mber of s w itc hes an d sourc e s.  JEEE.  2012: 26-36.   [5]  G Prem Su nd er, B Sh anth i ,  ALame h i  Nac h iap pan,  S P  N a trajan. P e rform ance  Ana l ysis  of mod i fied   CHB MLI usin g  various carr ier  modul ation sc hemes.  IJESA . 2013; 3(5): 3 1 0 -31 6 .  [6]  E Sambath, SP Nataraj an, CR Balam u ru g an. Pe rforman c e Evalu a tion  of Multi Carrie r  Based PW M   T e chniques  for  Sin g le  Ph ase   F i ve L e vel  H-B r idg e  T y pe  F C MLI.  IOSR Jou r nal  of E ngi ne erin g.  2 012 ;   2(7): 82-9 0 .  [7]  Vina ya ka BC,  S Nag endr a  Prasad. Mo del ing  and  des ig n of 5-l e vel  C H B MLI  w i th  dc/dc bo ost   converter.  Inter natio nal j our nal  of Engine eri n g  research a nd  Appl icatio n.  20 14.   [8]  R Raj e sh, M B a las ubtama n i,  J Go w r ish anka r . Ne w l y c onstr ucted si ngl e p hase  m u ltil evel  inverter f o r   d i stri bu te d  en ergy  re so u r ce s.  IJET . 2013: 14 45-1 452.   [9]  Upva n T a mrakar, CS Sharm a , Sudh ir Ph ul ambrik ar. A nal ysis  an d simu l a tion  of sin g le  phas e a n d   three ph ase se ven lev e l inv e rter.  Internatio na l Journ a l for Sci entific R e sear ch and D e ve lo pment . 2 014;   2(7).  [1 0 ]   Eb ra hi m Ba baci .  A ca sca de d mu l t i l e ve l  co nve r ter topo log y   w i t h  red u ce d  numb e r of s w it ches.  IEEE   T r ans on Pow e r Electronics . 2 008 l; 23(6).   [11]  C Kann an, CK  Kishor e. A Com parisi on of T h ree Ph ase 2 7  Leve l  Inverter Scheme u n d e r  No Loa d an d  Multipl e  Lo ad  Con d itio ns.  Bul l etin of Electric al Eng i ne eri ng  and Infor m atic s.  2014; 3(4): 2 45-2 50.   [12]  Suroso, A gun g Mub y a r to, T o shi h iko  No gu chi, A D i fferen t  Singl e-Ph ase  H y bri d  F i ve- L evel V o lta g e   Source Inverte r  Using DC-V o l t age Mod u l e s.  TEL K OMNIKA . 2014; 1 2 (3): 5 57-5 62.   Evaluation Warning : The document was created with Spire.PDF for Python.