I nte rna t io na l J o urna l o f   Rec o nfig ura ble a nd   E m be dd e d  Sy s t e m s   ( I J R E S )   Vo l.   5 ,   No .   3 ,  No v em b er   201 6 ,   p p .   17 0 ~ 1 76   I SS N:  2089 - 4864           170       J o ur na l ho m ep a g e :  h ttp : //ia e s jo u r n a l.c o m/o n lin e/in d ex . p h p /I J RES   An F PGA I m ple m en tatio n of  O n   Chip U ART Tes ti ng   w ith  BI ST Techni ques       P   B a la   G o pa l,  K   H a ri  K is ho re   De p a rtme n t  o f   ECE ,   K L   Un iv e rsity ,   In d ia       Art icle  I nfo     AB ST RAC T   A r ticle  his to r y:   R ec eiv ed   A p r   24 ,   2 0 1 6   R ev i s ed   A u g   3 ,   2 0 1 6   A cc ep ted   A u g   1 8 ,   2 0 1 6       A  Un iv e rsa l  As y n c h ro n o u s  R e c e iv e r  T ra n s m it ter  (U A R T )   is  u su a ll y   im p le m e n ted   f o r  a s y n c h ro n o u s  s e rial  c o m m u n ica ti o n ,   m o stly   u se d   f o r  sh o rt   d istan c e   c o m m u n ica ti o n s.  It  a ll o w s   f u ll   d u p lex   se rial   c o m m u n ic a ti o n   li n k   a n d   is  u se d   i n   d a ta  c o m m u n ica ti o n   a n d   c o n t ro l  sy ste m .   No w a d a y s  th e re   is  a   re q u irem e n t  f o r  o n   c h ip   tes ti n g   t o   o v e rc o m e   th e   p ro d u c t   f a il u re s.  T h is  p a p e r   targ e ts  th e   in tro d u c ti o n   o f   Bu il t - in   se lf   tes t  (BIS T )  f o r  U A R T   to   o v e rc o m e   th e   a b o v e   tw o   c o n stra in ts  o f   tes tab il it y   a n d   d a ta  in teg rit y .   T h e   8 - b it   UA RT  w it h   BIS T   m o d u le  is   c o d e d   in   Ve ril o g   HD L   a n d   sy n th e siz e d   a n d   sim u late d   u sin g   Xili n x   X S T   a n d   im p lem e n ted   o n   S P A RTA N  3 E  F P G A .   Re su lt s   in d ica te  th a t  t h is  m o d e l  e li m in a tes   th e   n e e d   f o r  e x p e n siv e   t e ste rs  a n d   t h e re b y   it   c a n   re d u c e   t h e   d e v e lo p m e n t  ti m e   a n d   c o st.   K ey w o r d :   B I ST   E r r o r   C h ec k   L F SR   UART   Co p y rig h t  ©   2 0 1 3   In stit u te o f  A d v a n c e d   E n g i n e e rin g   a n d   S c ien c e .    Al l  rig h ts  re se rv e d .   C o r r e s p o nd ing   A uth o r :   P   B ala  G o p al ,    Stu d e n t   o f   V L SI  Des ig n ,   Dep ar t m en t o f   E C E ,   K  L   Un i v er s i t y ,   I n d ia   E m ail:  b alag o p al4 6 0 @ g m ai l.c o m       1.   I NT RO D UCT I O N   As y n c h r o n o u s   s er ial  co m m u n icatio n   h as  ad v an ta g e s   o f   h ig h   r eliab ilit y   a n d   lo n g   tr a n s m i s s io n   d is tan ce .   A   U AR T   allo w s   f u l l - d u p le x   co m m u n icat io n   i n   s e r ial  tr an s m is s io n s ,   th u s   w id el y   u s ed   in   th e  d ata   co m m u n icatio n s   a n d   co n tr o l   s y s te m s .   So   i t  is   w id el y   u s ed   i n   d ata  e x ch a n g e   b et wee n   P r o ce s s o r   an d   p er ip h er als.  T h e  U A R T   co n v er ts   d ata  f r o m   p ar allel  to   s er ial  at  t h e  tr an s m itter   s id e  w it h   s o m e  e x tr a  co n tr o l   b its   u s in g   s h i f t  r eg i s ter   an d   v i ce   v er s a  at  r ec eiv er   s id e.   A t  t h e  o th er   en d   o f   t h e  U AR T ,   it  ap p ea r s   as  an   8 - b it   r ea d / w r ite  p ar allel  p o r t.    B asic  U A R T   co m m u n icat io n   n ee d s   o n l y   t w o   s i g n al  li n es   ( o n e  is   R ec ei v e,   a n d   o th er   i s   T r an s m it)  to   co m p lete   f u ll - d u p lex   d ata  co m m u n icatio n .   U AR T   in cl u d es   r ec eiv er   a n d   tr an s m i tter .   A   b au d   r ate  g e n er ato r   is   u s ed   to   p r o d u ce   a  lo ca l c lo c k   s ig n a l  w h ich   i s   m u c h   h i g h er   th an   th e  b a u d   r ate  to   co n tr o l th e  UART   r ec eiv e  an d   tr an s m it.  T h e  U AR T   r ec eiv er   b lo ck   is   u s ed   to   r ec eiv e  t h e  s e r ial  s ig n al s   at  R X D  an d   co n v e r t th e m   in to   p ar allel  d ata.   T h e  UART   tr an s m itter   b lo ck   co n v er t s   th e  b y tes  i n to   s e r ial  b its   ac co r d in g   to   th e  b asic   f r a m e  f o r m at  a n d   tr an s m it s   th o s e  b it s   th r o u g h   T XD  lin e.   W h en   t h e  tr a n s m itter   i s   id le  t h e  d ata  li n e  is   in   th e  h i g h   lo g ic  s tate.   I f   th e   U A R T   is   e n ab led   to   f o r   tr an s m is s io n ,   a  " Star t  B it"   ( lo g ic  lo w )   is   ad d ed   to   t h e  b e g i n n in g   o f   ea c h   w o r d   t h at   is   to   b e  tr an s m i tted .   Star t  B it  is   u s ed   to   aler t  th e  p er ip h e r al  r ec eiv er   th at  a  w o r d   o f   d at a  is   ab o u t  to   b e   s en t  an d   to   f o r ce   th e  clo ck   in   th e   r ec eiv er   in to   s y n c h r o n izatio n   w ith   th e   clo ck   i n   t h e  tr a n s m i tter .   On ce   th e  Star t  B it  is   tr an s m itted ,   t h e  in d iv id u al  d ata  b its   o f   t h e  w o r d   ar e  s en t.  E ac h   b it  is   tr an s m it ted   f o r   ex ac tl y   t h e  s a m e  a m o u n t  o f   ti m e  as  all  o f   th e  o t h er   b its   a n d   t h e  r ec ei v er   s a m p le s   at  th e   w ir e  at  ap p r o x i m atel y   h alf w a y   th r o u g h   t h e   p er io d   ass ig n ed   to   ea ch   b it to   d eter m in e  if   th e  b it   is   a  „ 1 ‟   o r   a  „ 0 ‟ .   W h en   th e   en t ir e  d ata  w o r d   h a s   b ee n   s en t,  th en   tr an s m itter   ad d s   a  P ar ity   B it  w h ic h   h a s   b ee n   g en er ated   in   th e  tr a n s m itter   m o d u le.   T h e  P ar ity   B it  m a y   b e  u s ed   b y   t h e  r ec eiv e r   to   p er f o r m   s i m p le  er r o r   ch ec k i n g .   Af ter   p ar it y   b it a t le ast o n e   S to p   B it is   s en t b y   t h e  tr an s m itter .   Evaluation Warning : The document was created with Spire.PDF for Python.
I J R E S     I SS N:  2088 - 8708     A n   F P GA   I mp leme n ta tio n   o f  On   C h ip   UA R T Test in g   w ith   B I S T Tec h n iq u es   ( P   B a la   Go p a l )   171   W h ile  th e  r ec ei v er   r ec eiv es  a ll  o f   th e  b its   i n   t h e  f r a m e  an d   it  au to m atica ll y   d is ca r d s   t h e  Star t  an d   Sto p   b its .   A g a in   i f   tr an s m itter   s en d s   an o t h er   f r a m e,   th e  Star t  b it  f o r   th e  n e w   w o r d   ca n   b e  s en t  as  s o o n   as  th e   Sto p   b it   f o r   th e  p r ev io u s   w o r d   h as b ee n   s en t.    I n   ac t u al  ap p licatio n s ,   o n l y   a   f e w   k e y   f ea tu r e s   o f   U AR T   ar e  n ee d ed .   A   s p ec i f ic  in ter f ac e   ch ip   w i ll  ca u s e  w as te  o f   r eso u r ce s   a n d   in cr ea s ed   co s t.  Mo s tl y   i n   th e  f ield   o f   elec tr o n ic  d esi g n ,   a n   SOC   tec h n o lo g y   i s   b ec o m i n g   i n cr ea s i n g l y   m at u r e.   T h u s ,   th is   s it u atio n   r e s u l ts   in   t h e  r eq u ir e m en t  o f   r ea lizi n g   t h e  w h o le   s y s te m   f u n ctio n   i n   a  s i n g le  o r   a  v er y   f e w   c h ip s .   I n   o r d er   to   o v er c o m e   w as te  o f   r eso u r ce s   an d   t o   d ec r ea s e  th e  co s t,   in te g r atio n   o f   o n l y   co r e  f u n c ti o n s   in to   a  FP GA   ch i p   to   ac h ie v e  co m p ac t.   T h e  m a n u f ac t u r in g   p r o ce s s e s   ar e  e x tr e m e l y   co m p le x ,   s o   in d u ci n g   m a n u f ac t u r er s   to   co n s id er   test ab ilit y   as   a  r eq u ir e m en t  t o   ass u r e  th e   r eliab ilit y   a n d   t h e  f u n ctio n alit y .   No w ad a y s   t esti n g   o f   i n te g r ated   cir cu its   ( I C s )   is   i m p o r tan t  to   e n s u r e  a  h i g h   le v el  o f   q u alit y   i n   p r o d u ct  f u n ct io n alit y   in   b o th   co m m er cial l y   an d   p r iv atel y   p r o d u ce d   p r o d u cts.  Mo d er n   S y s te m - on - a - C h ip   ( S o C )   d esig n   i n te g r ates  m an y   co r es  in to   a  s in g le  ch ip .   A n d   s o m e  o f   th e m   ar e  e m b ed d ed   an d   ca n n o t  b e  ac c ess ed   d ir ec tl y   f r o m   th e  o u ts id e  o f   th e   ch ip .   T h u s   test i n g   t h ese  e m b ed d ed   co r es i s   a  g r ea t c h alle n g e  in   SOC   d es ig n s .     I n   t h is   p ap er ,   in ter n al   d iag n o s tic  ca p ab ilit ie s   ar e  b u ilt  i n to   U A R T   b y   t h e  in tr o d u ctio n   o f   B u ilt - In - Self - T est  ( B I ST ) .   T h e  UART   w it h   s tatu s   r eg i s ter   an d   B I ST   m o d u le  is   co d ed   in   Ver ilo g   H DL   a n d   s i m u la ted   u s i n g   Mo d elSi m   a n d   s y n t h es ized   u s in g   Xil in x   XST   to o l.  T h e  co m p lete  i m p le m e n tatio n   an d   v alid atio n   is   d o n e  o n   Sp ar tan   3 E   FP GA .   T h e  p ap er   is   o r g an ized   in t o   5   s ec tio n s .   I n   s ec tio n   2   d escr ib es  t h e  B I ST   tech n iq u e  a n d   i m p le m e n ta tio n   p o s s ib ilit ies.   T h e  s ec tio n   3   d escr ib es  t h e  a r ch itect u r e  o f   U AR T   w i th   in t r o d u ctio n   o f   B I ST   tech n iq u e.   T h e  s ec tio n   4   p r esen ts   t h e  r es u lts   a n d   s ec tio n   5   p r o v id es th e  co n c lu s io n   o f   w o r k .         2.   B I ST   T E CH N I Q UE   VL SI   test in g   p r o b le m s   li k e   T est  g e n er atio n   p r o b lem s ,   g ate  to   I /O  p i n   r atio   p r o b le m s ,   in p u t   co m b i n ato r ial  p r o b le m s   ar e  d i s cu s s ed   an d   t h i s   m ad e  th e   d es ig n er s   to   id en t if y   r eliab le  te s t  m et h o d s   in   s o l v in g   th ese  d if f ic u ltie s .   I n tr o d u cin g   o f   s p ec ial  test   cir cu itr y   o n   th e  VL SI  cir cu it  th at  allo w s   e f f ici en t  test   co v er ag e  i s   th e  an s w er   to   th e  m atter .   I t  h a s   b ee n   ad d r ess ed   th at  th er e  is   a  n ee d   o f   d esig n   f o r   test ab ilit y   ( D FT )   an d   h en ce   B I ST  g iv es  a  s o lu tio n   f o r   th is   p r o b lem .   A   B I ST   is   an   o n - ch i p   test   lo g ic  th at  is   u s ed   to   test   th e  f u n c tio n al  lo g ic   o f   a  c h ip .   W it h   t h e  r ap id   i n cr e ase  i n   t h e  d e s ig n   co m p lex it y ,   a  B I ST   h as  b ec o m e   a  m aj o r   d esig n   co m p o n e n t  i n   DFT   m et h o d s   an d   is   b ec o m i n g   in cr ea s in g l y   i m p o r ta n t in   to d ay ‟ s   s tate  o f   t h e  ar t SO C s .   B I ST   is   an   e x e m p tio n   f o r   an   ex tr a  h ar d w ar e  w h ich   is   u s e d   to   test   th e   ch ip   an d   s i m u l ta n eo u s l y   it   en s u r es  th e  co s t  ef f ec ti v e,   r eliab ilit y   an d   test ab ilit y .   T est  P a tter n   Gen er ato r   ( T P G)   is   a  cir cu it  u s ed   in   B I ST  f o r   th e  g e n er atio n   o f   test   p atte r n s .   Fig u r e  1   s h o w s   a  B I ST   m o d u le  co m p o s it io n .   A   g en er ic  B I ST  ar ch itectu r e  co m p o n e n t i s   as  f o llo w s .   C ir cu it  u n d er  Tes t  ( C UT ) :  T h is   is   t h e  p o r tio n   o f   th e  c ir cu it  test ed   in   B I ST   m o d e.   I t  ca n   b e  s eq u en t ial  cir cu i t,   o r   a  co m b in atio n al  cir cu i t o r   a  m e m o r y .   I t i s   d eli m i ted   b y   t h eir   P r im ar y   I n p u t ( P I )   an d   P r i m ar y   O u tp u t ( P O) .   Tes t  P a tter n   Gen era to r   ( T P G ) :  T h e  test   p atter n s   w h ich   ar e   r eq u ir ed   to   test   t h e  C UT   ar e  g en er ated   b y   T P G.   T h e  p atter n s   m a y   b e  g en er ated   in   p s eu d o r an d o m   s eq u en ce .   No r m a ll y   t h e  p atter n   g en er ato r   g e n er ates   ex h a u s tiv e  i n p u t te s t p atter n s   t o   th e  C UT   to   en s u r e  th e  h i g h   f au lt c o v er a g e.     Tes t R esp o n s e  A n a lysi s   ( T R A ) : I t c o m p ar es t h e  o b tain ed   o u t p u t v al u e  w it h   ex p ec ted   o u tp u t v alu e.           Fig u r e   1 .   A   Ge n er ic  B I ST   Mo d u le       B I S T  C o n tr o ller   Un it  ( B C U) :  T h is   u n it  co n tr o ls   all   th e   m o d u les ;  it   m a n a g es   th e   T PG  an d   T R A .   A l s o   r ec o n f i g u r es   t h e  C UT   an d   t h e  m u ltip le x er .   W h e n   i t  i s   ac ti v ated   b y   th e   No r m al /T est  s i g n al  a n d   g en er ate s   a   Evaluation Warning : The document was created with Spire.PDF for Python.
                      I SS N :   2 0 8 9 - 4864   IJ R E S   Vo l.  5 ,   No .   3 ,  No v em b er   20 1 6   :   1 70   –   1 76   172   Go /No - Go .   W h en   it  i s   i n   tes t  m o d e,   test   p atter n   g e n er ato r   o u tp u t  is   co n n ec ted   to   th e  C UT   w h ile  d u r i n g   f u n ctio n al  m o d e,   ex ter n al  i n p u ts   ar e  co n n ec ted   to   C UT .   T h er e  ar e  v ar io u s   ap p r o ac h es  b ein g   u s ed   to   g en er ate  te s t  p atter n s   f o r   B I ST   s u ch   as  L FS R ,   R OM ,   b in ar y   co u n ter s ,   ce llu lar   au to m atio n .   T h e  b in ar y   co u n ter   ca n   g en er ate  a n   e x h a u s ti v e  b u t  n o t  r an d o m ized   te s t   s eq u en ce s .   T h e  d r aw b ac k   o f   b in ar y   co u n ter s   is   t h at  it  r eq u ir es  m o r e  h ar d w ar e  t h an   t y p ic al  L i n ea r   Feed b ac k   Sh i f t  R eg i s ter   ( L FS R )   p atter n   g e n er ato r .   A   m o d if ied   co u n ter   also   h a s   b ee n   s u cc es s f u l l y   w o r k ed   as  tes t - p atter n   g e n er ato r s .   T h u s ,   th e y   also   r eq u ir e  lo n g   te s t  s eq u e n ce s .   W h ile  t h i s   m et h o d   s to r es   a  g o o d   test   p atter n   s et  i n   a  R OM   o n   th e  c h ip .   Dr a w b ac k   o f   t h i s   ap p r o ac h   is   r ela tiv el y   e x p en s iv e  in   c h ip   ar ea .   A   L FS R   is   u s ed   to   g en er ate  p s e u d o r an d o m   test   p atter n s .   No r m all y   it  r eq u ir es  a   s eq u en ce   o f   o n e  m il lio n   o r   m o r e  test s   p atter n   in   o r d er   to   ac h iev e  h ig h   f a u lt  co v er ag e.   T h e  ad v an t ag e  o f   L F S R   is   th eir   co m p ac t  an d   s i m p le   d esig n   an d   t h u s   is   cu r r en tl y   t h e  p r e f er r ed   B I ST   p atter n   g e n er atio n   m eth o d .   L FS R   is   p r ef er r ed   as  a  test   p att er n   g e n er ato r   i n   t h is   p r o j ec t.       3.   P RO P O SE D  UAR T   ARCH I T E C T UR E   W I T H   B I S T   T h e  p r o p o s ed   ar ch itectu r e  d escr ib es  th e   d esi g n   o f   an   8 - b it   UART   an d   en h a n ce s   t h e  tes tab ilit y   o f   cir cu it b y   t h e  in tr o d u ctio n   o f   B I ST  m o d u le  i s   ex p lai n ed   in   t h e  f o llo w i n g   s ec tio n s .   T h e  p r o p o s ed   m o d el  h as  t w o   m aj o r   m o d u le s   s u ch   as  U AR T   an d   B I S T .   Fu r th er   in   t h e  UART ,   w e   h av e  tr a n s m itter ,   r ec eiv er ,   an d   b au d   r ate  g en er ato r .   B I S T   h as  a  co n tr o l  r eg is ter ,   p atter n   g e n er ato r   an d   a  co m p ar ato r ,   as sh o w n   i n   f i g u r e   2.           Fig u r e   2 .   UART   w it h   B I ST   A r ch itect u r e       A.   UART T ra n s m it t er   T h e  tr an s m itter   ac ce p ts   p ar all el  d ata  f r o m   p er ip h er al/p r o ce s s o r ,   an d   m ak e s   t h e   f r a m e  o f   t h e  d ata  an d   tr an s m it s   th e  d ata  in   s er ial  f o r m   o n   t h e  T r an s m it ter   Ou tp u t  ( T XOUT )   ter m i n al.   T h e  b au d   r ate  g en er ato r   o u tp u t  w ill b e  t h e  clo ck   f o r   UART   tr an s m i tter .           Fig u r e   3 .   UART   T r an s m it ter       A   Data   is   lo ad ed   f r o m   t h e  p ar allel  in p u ts   T XI N0 - T XI N7   in to   t h e  T r an s m itter   FIFO   b y   ap p ly i n g   lo g ic  h ig h   o n   t h e  W R   ( W r ite)   in p u t.  A   FIF O  is   1 6 - b y te  r e g is ter   m o d u le.   I f   FIFO  i s   f u ll,  it  s e n d s   FIF O  F u ll   ( FF )   s ig n al  to   p er ip h er al  as s h o w n   in   f i g u r e   4.     Evaluation Warning : The document was created with Spire.PDF for Python.
I J R E S     I SS N:  2088 - 8708     A n   F P GA   I mp leme n ta tio n   o f  On   C h ip   UA R T Test in g   w ith   B I S T Tec h n iq u es   ( P   B a la   Go p a l )   173       Fig u r e   4 .   T r an s m i tter   Flo w ch a r t  –   I n p u t to   FIFO       W h en   FIFO  co n tai n s   s o m e  d ata  it  w i ll  s e n d   th e  s i g n al  to   T r an s m itter   Ho ld   R e g is ter   ( T HR )   w h ich   i s   an   8 - b it  te m p o r ar y   r eg i s ter .   Si m u ltan eo u s l y   i f   T HR   is   e m p t y   it  w ill  s e n d   th e  s ig n al  to   FIFO  w h ic h   i n d icate s   th at  T HR   is   r ea d y   to   r ec eiv e  d ata  f r o m   FIFO.   I f   t h e  T r an s m i tter   Sh i f t  R e g is ter   ( T SR )   is   em p t y   it  w il l  s en d   t h e   s ig n al  to   T HR   a n d   it  i n d icate s   th at  T SR   i s   r ea d y   to   r ec ei v e  d ata  f r o m   T HR .   T SR   is   an   1 1 - b it  s h i f t  r e g is ter   i n   w h ic h   f r a m in g   p r o ce s s   o cc u r s .   A   f r a m e   co n tai n s   s tar t  b it,  d ata  b its ,   p ar it y   b it   an d   o n e  s to p   b it  w ill   b e  ad d ed   as  s h o w n   i n   f ig u r e   6 .   No w   th e  d ata  is   tr an s m i tted   f r o m   T S R   to   T XOUT   s er ially .   Fi g u r e   5   is   th e  f lo w c h ar t  ex p lain i n g   tr an s m is s io n   o f   s er ial  d ata  f r o m   FIFO  to   tr an s m it ter   o u tp u t.           Fig u r e   5 .   T r an s m i tter   Flo w ch a r t  –   FIFO  to   T XOUT           Fig u r e   6 .   UART   Fra m e  Fo r m a t       B .   UART Re ce iv er   T h e  r ec eiv ed   s er ial  d ata  is   av ailab le  o n   th e  R XI N  p in .   R ec ei v ed   d ata  is   ap p lied   to   th e  s am p lin g   lo g ic   b lo ck .   T h e  r ec eiv er   ti m in g   a n d   co n tr o l  is   u s ed   f o r   s y n c h r o n izatio n   o f   clo c k   s ig n al  b et wee n   tr an s m itter   a n d   r ec eiv er .   I n   th e  ar ch i tectu r e  o f   UART   r ec eiv er   in itiall y   t h e  l o g ic  lin e  ( R x I n )   is   h i g h   as s h o w n   i n   f i g u r e  7 .   Evaluation Warning : The document was created with Spire.PDF for Python.
                      I SS N :   2 0 8 9 - 4864   IJ R E S   Vo l.  5 ,   No .   3 ,  No v em b er   20 1 6   :   1 70   –   1 76   174     Fig u r e   7 .   UART   R ec eiv er       On ce   t h e  R x I n   li n e  g o es  lo w   t h at  i n d icate s   th e  s tar t  o f   f r a m e  an d   t h e  r ec eiv er   w i ll  b e  ac ti v e  n o w   to   r ec eiv e  t h e  d ata  t r a n s m itted   b y   t h e  tr a n s m itter .   Af ter   th at   r e m ai n in g   b it s   ar e  s a m p led   i n   th e  s a m e  w a y   a n d   all   th e  b its   ar e  s en d   to   R ec eiv er   Sh if t  R eg is ter   ( R S R )   o n e  b y   o n e  w h er e  th e  e n tire   f r a m e  is   s to r ed .   Fig u r e   8  s h o w s   t h e  r ec eiv er   lo g ic.           Fig u r e   8 .   R ec eiv er   f lo w c h ar t ( I n p u t to   FIFO)       C.   B I ST   P a t t er n G ener a t o r   L i n ea r   Feed b ac k   Sh i f t  R eg i s te r   is   u s ed   to   g en er ate  p s e u d o - r an d o m   test   p atter n s   f o r   th e  B I ST .   L FS R   is   a  s h i f t  r eg i s ter   w h er e  th e  i n p u t  is   a  l in ea r   f u n ctio n   o f   t w o   o r   m o r e  b its   al s o   ca lled   as  ta p s .   C ir cu it  co n s i s t s   o f   D  f lip - f lo p s   a n d   li n ea r   e x c lu s i v e - O R   ( XO R )   g ates.  A  s h if t  r e g is ter s   w i th   i n itial   d ata  g iv en   as   a  f ee d b ac k   w h ic h   co n tai n s   a  lin ea r   lo g ic.   T h e  s elec ted   b it v alu e s   ar e  co l lecte d   b ef o r e  th e  r eg i s ter   is   cl o ck ed   an d   th e  r es u lt   o f   t h e  f ee d b ac k   f u n ctio n   is   i n s er ted   i n to   t h e   s h i f t  r e g is ter   d u r in g   th e   s h i f t   an d   f il lin g   t h e  p o s itio n   t h at   is   e m p tied   as a   r esu l t o f   th e  s h if t .     T h u s   th e  b it  p o s it io n s   s elec ted   f o r   u s e  i n   t h e  f ee d b ac k   f u n ct i o n   ar e  ca lled   " tap s " .   A   lis t  o f   t h e  tap s   is   k n o w n   a s   th e  ta p   s eq u e n ce .   Ob tain in g   all  ze r o s   is   n o t  allo wed   in   L FS R   as  it  w ill  al w a y s   p r o d u ce   0   in   s p ite  o f   h o w   m a n y   c lo ck   iter atio n .   E ac h   s tate  ca n   h a v e  o n l y   o n ce   s u c ce ed in g   s tate,   s o   an   L F SR   w i t h   a  m a x i m al  le n g th   tap   s eq u en ce   w il l p ass   t h r o u g h   ev er y   n o n - ze r o   s tate  o n ce   an d   o n l y   o n ce   b ef o r e  r ep ea tin g   a  s tate.     D.   B I ST   O pera t io n   Fo r   B I S T ,   a  UA R T   is   s et  i n   an   in ter n a l lo o p   b ac k   m o d e  as  s h o w n   in   f i g u r e  2 .   W h en   i t is  in   test   m o d e   th e  tr an s m i tter   d ata  is   co n n ec t ed   to   th e  r ec eiv er   w h e n   it  is   i n   lo o p   b ac k   m o d e.   T h e  test   p atte r n   is   g e n er ated   b y   L F SR   a s   m e n tio n ed   in   t h e  last   s ec tio n   a n d   th e  p atter n   i s   lo a d ed   to   th e  FIFO  o f   t h e  U A R T   tr an s m itter   w h en   i t   is   in   B I ST   m o d e.   A p p lied   test   b y te  is   t h en   p ad d ed   w i th   s ta r t,  p ar ity   an d   s to p   b its   an d   s en t  f r o m   tr an s m itter   an d   is   lo o p ed   b ac k   t o   r ec eiv e r   m o d u le.   T h e  r ec eiv er   w i ll  e x tr ac t  t h e  d ata  f r o m   f r a m e s   r e ce iv ed   an d   lo ad s   to   Evaluation Warning : The document was created with Spire.PDF for Python.
I J R E S     I SS N:  2088 - 8708     A n   F P GA   I mp leme n ta tio n   o f  On   C h ip   UA R T Test in g   w ith   B I S T Tec h n iq u es   ( P   B a la   Go p a l )   175   r ec eiv er   FIFO.   An d   t h e n   t h e  T x   FIFO  is   co m p ar ed   w it h   R x   FIF O  to   v er if y   th e   tr an s m itt ed   d ata  an d   r ec eiv ed   d ata  ar e  eq u al  o r   n o t.  I f   FIFOs a r e  w it h   s a m e  d ata  th e n   B I ST  p a s s   else B I ST   f ail.     4.   RE SU L T S   T h e  Ver ilo g   HDL   co d in g   an d   s i m u lat io n   o f   t h e  d esi g n   ar e  d o n e  in   Mo d elSi m   s i m u lato r .       A.   Si m ula t io n Re s ults o f   T ra ns m it t er   a nd   re ce iv er           Fig u r e   9 .   Si m u latio n   R es u lt o f   UART   T r an s m it ter   an d   R ec ei v er       B.   Si m ula t io n Re s ults o f   B I ST   o pera t io n           Fig u r e   10 .   Si m u latio n   r es u lt o f   B I ST   o p er atio n       C.   Sy nthesis   Repo rt           Fig u r e   11 .   R T L   Sch e m a tic  o f   UART   w it h   B I ST   Evaluation Warning : The document was created with Spire.PDF for Python.
                      I SS N :   2 0 8 9 - 4864   IJ R E S   Vo l.  5 ,   No .   3 ,  No v em b er   20 1 6   :   1 70   –   1 76   176     5.   CO NCLU SI O N   T h e  ar ch itectu r e  o f   U AR T   w i th   B I ST   h av e  b ee n   i m p le m en t ed   b y   u s in g   Ver ilo g   H DL   an d   o b s er v ed   s i m u lat io n   r es u lts   u s in g   M o d elSi m   s i m u lato r .   T h e  d esig n   ar ch i tectu r e  h a v e  b ee n   s y n th e s ized   an d   i m p le m en ted   on   SP A R T AN  3 E   FP GA   d e v ice   a n d   also   o b s er v ed   h ar d w ar e  r es u l ts .   An d   o b s er v ed   th at  w it h   t h e   i m p le m en ta tio n   o f   B I ST   ex p e n s i v e  test er   r eq u ir e m e n t s   an d   test in g   p r o ce d u r es  s tar tin g   f r o m   cir c u it  o r   lo g ic   lev el  to   f ield   le v el   test i n g   ar e  m i n i m ized .   L FS R   r ep lace s   t h e   f u n c tio n   o f   t h e  e x ter n al   test in g   f ea tu r e s   s u c h   as   a   test   p atter n   g e n er ato r   b y   au to m atica ll y   g e n er atin g   p s e u d o   r an d o m   p atter n s   to   g iv e  g o o d   f au lt  co v er a g e  to   t h e   UART   m o d u le.   T h e  ad d itio n al  B I ST   cir cu it  in cr ea s es  t h e  h ar d w ar e  o v er h ea d   an d   d esig n   ti m e,   a n d   it  eli m i n ate s   th e  n ee d   to   ac q u ir e  h ig h - en d   test er s .   He n ce   th e  r ed u ctio n   o f   th e  te s t  co s t  h elp s   in   th e  r ed u ctio n   o f   o v er all  p r o d u ctio n   co s t.       RE F E R E NC E S   [1 ]   M a h a t  N.F ,   “ De sig n   o f   a   9 - b it   UA R T   m o d u le  b a se d   o n   V e ri lo g   HD L ” ,   in   th e   p ro c e e d in g s  o f  1 0 th   I EE E   In ter n a t io n a l   Co n fer e n c e   o n   S e mic o n d u c to r   El e c tro n ic s  ( ICS E) ,   1 9 - 2 1 st  S e p t.   2 0 1 2 ,   DO I:   1 0 . 1 1 0 9 / S M El e c . 2 0 1 2 . 6 4 1 7 2 1 0 ,   p p .   5 7 0 - 5 7 3 .   [2 ]   F a n g   Yi - y u a n   a n d   Ch e n   X u e - j u n ,   “ De sig n   a n d   S imu l a ti o n   o f  UART   S e ria l   Co mm u n ica ti o n   M o d u le  Ba se d   o n   VHDL” ,  in   th e   p ro c e e d in g s  o f   3 r d   In ter n a ti o n a l  W o rk sh o p   o n   I n t e ll ig e n t  S y ste m s  a n d   A p p li c a t io n s  (IS A ),   IEE E ,  M a y   2 0 1 1 ,   DO I:  1 0 . 1 1 0 9 /IS A . 2 0 1 1 . 5 8 7 3 4 4 8 ,   p p . 1 - 4.   [3 ]   M o h d   Ya m a n i  Id n a   Id ris,   M a sh k u ri  Ya a c o b   a n d   Zai d i  Ra z a k ,   “ A  VHDL  Imp lem e n t a ti o n   o f  UA RT   De sig n   wi th   BIS T   C a p a b i li ty” ,  i n   t h e   p r o c e e d i n g s o f   M a la y sia n   Jo u rn a l  o f   Co m p u ter S c ien c e ,  J u n e   2 0 0 6 ,   Vo l .   1 9 (1 ),   p p .   7 3 - 8 6 .   [4 ]   Dr.  G a ri m a   Ba n d h a w a r k a r  Wak h l e ,   Iti   A g g a r w a l  a n d   S h w e ta  G a b a ,   “ S y n th e sis  a n d   Im p lem e n ta t io n   o f  UART   u sin g   VHDL  Co d e s” ,  in   t h e   p r o c e e d in g s  o f  In tern a ti o n a l  S y m p o siu m   o n   Co m p u ter,  Co n s u m e r  a n d   Co n t ro l ,  IEE E  Ju n e   2 0 1 2 ,   DO I:   1 0 . 1 1 0 9 /IS 3 C. 2 0 1 2 . 1 0 .   [5 ]   No rh u z a im in   J  a n d   M a im u n   H.H,  “ T h e   d e sig n   o f  h i g h   s p e e d   UART ” ,   i n   th e   p r o c e e d in g s  o f   A sia - P a c i f ic   Co n f e re n c e   o n   A p p li e d   El e c tro m a g n e ti c s,  A P A CE  0 5 ,   IEE E ,   20 - 2 1 st  De c .   2 0 0 5 ,   DO I:  1 0 . 1 1 0 9 /A P A CE. 2 0 0 5 . 1 6 0 7 8 3 1 ,   p p .   5 - 8.   [6 ]   Dr.  T . V . S . P . G u p ta,  Y .   Ku m a ri  a n d   M .   A sh o k   Ku m a r ,   “ UART   re a l iza ti o n   wit h   BIS T   a rc h i tec tu re   u s in g   VHDL ” ,   i n   th e   p r o c e e d in g s  o f   In tern a ti o n a l  J o u r n a l  o f   En g in e e rin g   Re se a rc h   a n d   A p p li c a ti o n s,  F e b ru a ry   2 0 1 3 ,   V o l .   3 ,   Iss u e   1 ,   IS S N:  2 2 4 8 - 9 6 2 2 ,   p p . 6 3 6 - 6 4 0 .   [7 ]   S h ik h a   Ka k a r,   Ba l w in d e r   S in g h   a n d   A ru n   Kh o sla ,   “ Imp lem e n t a ti o n   o f  BI S T   C a p a b il i ty  u sin g   L F S R   T e c h n iq u e s  in   UART ” ,  i n   t h e   p r o c e e d in g s o f   In t e rn a ti o n a l  J o u r n a l  o f   Re c e n t  T re n d s in   En g in e e rin g ,   M a y   2 0 0 9 ,   Vo l   1 ,   N o .   3 .   [8 ]   S y b il le He ll e b ra n d ,   Birg it   Re e b   a n d   S teff e n   T a rn ic k ,   “ Pa tt e rn   Ge n e ra ti o n   fo r  a   De ter min isti c   BIS T   S c h e me ” ,   in   th e   p ro c e e d in g s  o f   IEE E/ A CM   In ter n a ti o n a l  Co n f e re n c e   o n   Co m p u ter - A id e d   De si g n ,   ICCA D - 9 5 ,   Dig e st  o f   Tec h n ica l  P a p e rs,   No v e m b e r  1 9 9 5 ,   DO I:  1 0 . 1 1 0 9 /ICCA D.1 9 9 5 . 4 7 9 9 9 7 ,   p p .   8 8 - 9 4 .   [9 ]   Na re sh ,   V a tsa lk u m a r  a n d   V ik a sk u m a r  P a tel,   “ VHDL  Imp lem e n ta ti o n   o f  UART   wit h   S ta t u s  Reg ister ” ,   in   th e   p ro c e e d in g s  o f   In tern a ti o n a l  Co n f e r e n c e   o n   Co m m u n ica ti o n   S y ste m s  a n d   Ne t w o rk   T e c h n o lo g ies ,   IEE E  Co m p u ter  S o c iety ,  11 - 1 3 th   M a y   2 0 1 2 ,   DO I:   1 0 . 1 1 0 9 /CS NT . 2 0 1 2 . 1 6 4 ,   p p . 7 5 0 - 7 5 4 .   Evaluation Warning : The document was created with Spire.PDF for Python.