Int ern at i onal  Journ al of  P ower E le ctr on i cs a n d  Drive  S ystem s   ( IJ PEDS )   Vo l.   1 2 ,  No.   2 ,  Jun   202 1 ,  pp.  913 ~ 923   IS S N:  20 88 - 8694 ,  DOI: 10 .11 591/ ij peds . v 1 2 .i 2 . pp 913 - 923           913       Journ al h om e page :  http: // ij pe ds .i aescore.c om   Implem ent ation   of no n - is olated   thr ee - po rt   conv erter   thr ough   augm en t ed  time   res ponse       Ra my a   De va s ahayam ,  G odwin Imm anue l   D   Sathya ba ma   I nstit ute of  Sc ie n ce  and  T ec hnolo gy,   India       Art ic le  In f o     ABSTR A CT    Art ic le  history:   Re cei ved   M a r 1,  2019   Re vised Feb  22, 2 021   Accepte d Mar  10, 202 1       The  work  is   co nce rning   a   mu lti - port  d c - dc   co n ver te r   with   i mp rove d  ti m e  response  and   ste ady  state  outpu t.  Here   th e  c onve rte r  ca rri es  bar e  am ount  of   sw it che s  for  m a nagi ng  th e  powe r  with  mono   ind uct an ce .   Th e  i nd uct an ce   and   al ong  wi th  tha t   t he   sw it ch ed  ca p ac i t ance   are  pre   owned   to   bring   l arg e  vo ltage   gai n.   Th is  pap er   put  fo rwarde d   a n   appr opri ate  co ntrol ler  for   the  c losed  loop   moni tore d   high - gai n  conv erter  with  thr ee   por ts.  Higher   is  that  th e  conve rsion   rat e .   Thi s  co nver te r  is  a lso  a   goo d  interfa ce   b et w ee n  DC - sourc e  a nd  loa d   th at   aims   to   progre ss ing  t ime  r esponse  wi th  FLC   and   PI  cont rol le r   in   th e  cl osed   loop   sys te m .   Th e  conve r te r  wi th   the   PI  con trol l e r  and  FLC  is   lo ok  over   and   the   fast  r esponses  are   co mpa r ed   with  t im e  doma in  spe ci fi c at ions .   The   simul ation  ou tcome   indicates   t hat   the  FL C   b ase d  conve rt er   brings   most   exc e ll en t time  d oma in   response.   Ke yw or ds:   Coupled  in du ct or   High  vo lt age  gai n   Pie - filt er   PV - pa nel   Thr ee  po rt con ver te r s   This   is an  open   acc ess arti cl e   un der  the  CC  BY - SA   l ic ense .     Corres pond in g  Aut h or :   Ra my a   De vasa hay a m   Sathy a bama  In sti tute of   Scie nc e an d  Tec hnol ogy   Chen nai - 119 ,  Ind ia   Emai l:   ram ya.deva saha yam @gmai l.com       1.   INTROD U CTION     T he  use   of  el ect rici ty  is  increasing   day   by  da y.   As  no n - renewable  e nerg y  so urces  would  run  out  i n  few  yea rs   ma ny  researc h  de ve lop me nts  a re  go i ng  on  re ne wab le   ene rgy   s ources   to  ge ne rate  po wer.  P V   sou rc e  is  on e  of   pri m e sources   of   re new a ble  ene r gy  [ 1] - [3 ].   T herefo re,  batte ries   are  us e d   for  c on ti nu ous  sup ply   of   powe r   to  loa d.   Figure 1   s how s  a  photo   vo lt ai c   sy ste m  wit h  three  port  c onve rter  an d  a   bat te ry   backu p.   T he  li mit at ion   of  c onve ntion al   boos t  c onve rte r   is  that   it   s hould  act ivate   at   tre men dous  du t y  cycle  rati os  to   at ta in   require d  vo lt ag e  gains   w hich   may  res ults  in  extreme   co nduc ti on   lo sses,  se ver e  re ver se   re cov e r y  losse s .  Othe r   met hod  of   i ncrea sing   t he  gai n  of  volt age  is   by   c onve rters   with  switc he d  capa ci to r  or   s witc hed   i nduct or   this   method  is  co m plex  wh e n  ac hi eving   t he  co nversi on   rati o .  Du e  t o  hi gh   volt age  rati ngs  dev ic es  unde rgo  m or e   cond uction l osse s in  t his tech nique   [4 ] ,  [ 5] .     T o  boos t  the  volt age  gai n  in  an   inacce ssi ble   dc - dc  c onver t er   us e  a n  in du c tor  wh ic h  is  c oupled .  T he  above - me ntioned  meth od  in  boos t  co nverte rs  can  s uppl y  high  volt age  gain  s kip in g  a   sever e  duty  cycle   op e rati on  [6 ] ,  [ 7].  Also,   ef fici ency   is  boos t ed  w it h  soft  s witc hing  in  hi gh   powe r  a pp l ic at ion s.  As  w e  need  high  volt age  ga in  zer o  volt a ge  s witc hing   ( ZVS )  is  us e d  rather   t ha n  z er o  cu rr e nt  s witc hing  ( ZCS)   a s  this   te chn iq ue   bo ost s  the   volt age   a nd  decr ease   th e  cu rr e nt  passi ng  th r ough  t he  dev ic e   that  is   di scusse d  i n  [8 ] - [ 10].   Also ,   in  t his  pa per  the  sim ul at ion   resu lt s  of  PI   a nd  a  f uzz y  cl ose d  l oop  con t ro ll er  is   co mp a red.  I n  t he   rece nt  year s ,  FLC   ha s  good  a ppr oa ch  of  act ual  m at hemati cal   m od el   of   the   c ontr olled  sy ste m  [11 ] ,   [ 12].  The   hi gh  gain  c onve rter   enh a nce d wit h fu zz y  l og ic  c ontr oller s hows consi der a ble i mpro veme nt.       Evaluation Warning : The document was created with Spire.PDF for Python.
                          IS S N :   2088 - 8 694   In t J   P ow  Ele c  &  Dr i   S ys t ,   V ol .  12 , N o.   2 ,  J une   202 1   :   913   –   923   914       Figure  1. Bl oc k   diag ram of  non - isolat ed   th r ee - port   c onve rt er       2.   PROP OSE D T HREE PO R T CO NV E RT ER   The  pro po se d  conve rter  to po logy  ha s  the  powe r  s witc hes,  energ y  sto ra ge   el ements ,  t w o  ca p aci tors,  and  a  pi  filt er  ci rcu it   to  filt er  the  ri pp le s   as  sh ow n  in   Fig ure  2.  T o  th e  bi directi onal   por t   ci rcu it   [ 13 ] - [ 18]  the   pr ima ry in pu t  s ource   is  V pv  an d   sec onda ry   s ource  is   V bt .           Figure  2. Pro pose d  c onver te r t opology       3.   DESIG N  P R OCEDU RE   The  pr eci se  va lue  of  capaci ta nce  an d  in duct ance  m akes   a  righ t  c hoic e  of   pr e ferre d  ou t pu t.  The   desire d  values   of  e nergy  sto r age  el eme nts  i nductance   a nd  capaci ta nce   c an  be  ob ta in ed   us i ng  the  fo ll ow i ng  form ulae .   Let  X L   be  the  i nductive  reacta nce   a nd   X C  be  t he  ca pacit ive re act ance .     X c =1/ 2πf c   X L =2π f l     The desig n o fo utput fil te r  ci rc uit i s expr e sse d  as  foll ows ,   Assume  rip ple  factor(r )= 10 ^ - 4     R= √3 /w 2 lc     The  l os ses ca n be c al culat e d  f or the  de vices     Fo r   M osfet   =   v d* i d   Fo r   D i ode   =   v d* i d     Total   losses=l osse s in m os fet +l os ses i n dio de .       4.   SIMULATI O N DIAGR A M  FO R  THE  P ROP OSED  CON VERTER   4.1.    Simul ink   mod el   fo r  pr oposed  conv ert er wit h  R  lo ad   The   sim ulink   model  for   the   project ed   el eva te d  ste p  up   th r ee  port  c onve rt ers   with   the   res ist ive  loa d  is  sh ow n  in   Fig ur e  3.  I n  t his  m odel   the   powe r  s witc hes,  the d i od e s,  t he  c oupl ed  in duct or   a nd  the   pi f il te r   c ircuit s   Evaluation Warning : The document was created with Spire.PDF for Python.
In t J  P ow Elec   & Dri S ys t   IS S N:  20 88 - 8 694       Impleme nta ti on  of no n - is ola t ed  th ree - port c on ve rte r thr ou gh au gm e nted   ti me  … ( R amy a Deva sah ayam )   915   are  co nnect ed .  The  p ulse  ge ner at or   tri gger s  the  powe r   mo s fets  with   r esi sti ve  load .  The  s c ope  is  us e d  to  measu re  the   vo lt age and  c urre nt acr os s  each   and eve r y dev i ce .           Figure  3. Sim ul at ion  d ia gr a m  for pr opos e d hi gh step  up c on ver te r  w it h R  l oad       The  i nput  vo lt a ge  is t a ken f rom the  phot o vol at ai c so urce.   I n  the  abo ve  si mu li nk m odel   for  the  pr opos e d  conve rter circ ui t t he  dc  i nput  vo lt age  of  12V  is g i ven by c onnecti ng t he p ho t ovoltai c m odule a nd is s ho wn in  Figure  4           Figure  4. I nput  volt age       To  dri ve  t he  c on t ro ll er  ci rc ui t  eff ect ively  th e  switc hing  pu lse s  are  ge ner a te d.   T he  switc hing  pulse s  ge ner at e d  for  V g3  a nd  Vg1   of   the   project ed   hi gh  st ep   up   th ree  po rt  c onve rters   is  s how n  in   Fi gure   5.   The   s witc hin g  pu lse s  and t he drai n  to  sou rce  volt age ac ro s s  Vg3 an d V ds   are s how n  in  F igure  6.           Figure  5. S witc hing  pu lse  for  high ste p up co nv e rter    Evaluation Warning : The document was created with Spire.PDF for Python.
                          IS S N :   2088 - 8 694   In t J   P ow  Ele c  &  Dr i   S ys t ,   V ol .  12 , N o.   2 ,  J une   202 1   :   913   –   923   916       Figure  6. S witc hing  pu lse  & d rain  t o  s ource  vo lt age         The  sim ulati on  outp ut  volt age   of  the  c onve rter  usi ng  sim ulink  is  sho wn   ab ov e   in  Fi gure  7.  The   main   ob je ct ive  is  to  bu il d  a  re new a ble  ene rgy - bas ed  co nverte r  s olar  photo   volt ai c  sy ste m.  F or  the  in put  volt age  o f   12 V we  can  get  the output  volt age  of 10 5 V.           Figure  7. O utput v oltage         Ri pp le   volt age   is  t he  le a ka ge  of  al te r nating  vo lt age   i n  DC   ou t pu t   volt age .   T he  outp ut  rip ple  vo lt a ge  gen e rated   in   t he  a ntici pated   three   port   c onver te r   ci rc uit  with  t he   co mbi nation  of  resi sti ve  loa d  is  s how n  i n  Figure  8.             Figure  8. O utput ri pp le   volt ag e       4.2.    Simul ink   mod el   fo r   pr oposed  conv ert er wit h m otor  loa d   In   t he  belo w  s imuli nk  m od el   the  re sist ive  load   is  re place d  by   t he  m otor  loa d.   Fig ur e  9  s hows  t he   simulat ion  dia gr a m  of  pro posed  c onve rter  ci rcu it   co nnect ed  with   the   m otor  loa d.   The   s co pe  is  c onne ct ed  at   the loa d  si de  to  ch ec k  the  s pee d   of the  mo t or   in rpm   an d  T or qu e  in N - m .    Evaluation Warning : The document was created with Spire.PDF for Python.
In t J  P ow Elec   & Dri S ys t   IS S N:  20 88 - 8 694       Impleme nta ti on  of no n - is ola t ed  th ree - port c on ve rte r thr ou gh au gm e nted   ti me  … ( R amy a Deva sah ayam )   917       Figure  9 .  Sim ul at ion  d ia gr a m  of   co nverter  w i th m otor loa d       Simi la rly,  w he n  t he  mo t or  lo ad  is   al li ed   at   out pu t   te rmi na l  of  the   c onvert er  with   a n  i nput  vo lt age   of   12 V  w e  ca n  se e  that  m otor  r uns  at   a  sp ee d  of  15 00   r pm  is  r epr ese nted   in  F igure  10.  T he  s peed  of  th e  m ot or   is   pro gr essi vely g rowin g for a  p e rio d of  i ns ta nc e subse qu e nt t o  that i t  mainta ins c on sta nt s pe ed.           Figure  10 .  Motor  sp ee d  i n rpm       The  pr el imi na r y  to rque  de velop e d  is  s oa rin g  very  high.  T he  to rque  de ve lop e d  in   the  m otor  ra pid l y  increases   to   it s   ma xim um  val ue  an d  set tl e  dow n  to   it s  ste a dy  sta te   val ue.  T he  t orq ue  de velo ped  i n  t he   mo to r   load  is  sho wn in F i gure  11.           Figure  1 1.  T or qu e  in N - m       4.3.    Simul ink   mod el   fo r  pr oposed  conv ert er o f  cl os e d lo op  sys tem  wit h R lo ad   Figure  12  s hows  t he  sim ulati on   diag ram   of  propose d  t hree  port  c onve r te r  of  cl os ed   loop  sy ste m   us in g  P I  c ontr oller  with  re sist ive  loa d.   Th e   input  s upply  of   12  V  a nd  60  W  boos t ing   conve rter  is  use d  f or   simu la ti on.  T he   value   of  K p   =  0.0 18  an d  K i   =  6.  T he  T on  a nd  T off  rat io  is  gi ve n  to   the  tra ns fe r  functi on  model t o o btain the  outp ut  va lue.   Evaluation Warning : The document was created with Spire.PDF for Python.
                          IS S N :   2088 - 8 694   In t J   P ow  Ele c  &  Dr i   S ys t ,   V ol .  12 , N o.   2 ,  J une   202 1   :   913   –   923   918       Figure  1 2 . Si m ualti on   dia gr a m of cl os ed  lo op  syst em   with  R - loa d       In  PI   co ntr oller   w hen  the   distu rb a nce  is   gi ven  at   pa rtic ular  i nst ant  of  ti me  at   the  i nput,  t he  t ime  ta ke n  to  set tl e  that  is  to  come  t o  a  const ant  volt age  will   be  l ong  a nd  i s  s how n  in  F i gure   13.  Simi la rly  the   ou t put   current is  sho w n  in  Fig ure  14  and the  outp ut  powe r  is s how n  in  Fig ure  15.           Figure  1 3 . O utp ut  volt age           Figure  1 4 . O utp ut c urre nt           Figure  1 5 . O utp ut  powe r       4.4.    Simul ink   mod el   fo r  pr oposed  conv ert er o f  cl os e d lo op  sys tem  wit h mot or  lo ad   Figure  16  s hows  t he  sim ulati on   diag ram   of  propose d  t hree  port  c onve r te r  of  cl os ed   loop  sy ste m   us in g  P I  co ntr oller  with  mo t or   l oad.  Th e  i nput  s uppl y  of  12  volt s  an d  60  watt s  boos t ing   conve rter  is  use d  f or   Evaluation Warning : The document was created with Spire.PDF for Python.
In t J  P ow Elec   & Dri S ys t   IS S N:  20 88 - 8 694       Impleme nta ti on  of no n - is ola t ed  th ree - port c on ve rte r thr ou gh au gm e nted   ti me  … ( R amy a Deva sah ayam )   919   simu la ti on.  T he   value   of  K p   =  0.0 18  an d  K i   =  6.  T he  T on  a nd  T off  rat io  is  gi ve n  to   the  tra ns fe r  functi on  model t o o btain the  outp ut  va lue.           Figure  1 6 . Si m ualti on   dia gr a m of cl os ed  lo op  syst em   with   mo t or  loa d       Figure  1 7   s ho ws  the  i nput  s upply   of  cl os e d  lo op   s ys te m  connecte d  wit h  the  m otor  lo ad.   Unde r  this   loade d  conditi on  the   t orq ue  de velo pe d  i n  t he  mo t or  a nd  t he  c orre sp on ding  sp ee d  of  th e  mo t or  is  sho wn  in   Fi gure   18  and Fig ure  19.           Figure  17. In put v oltage           Figure  18. M oto r  sp ee d           Figure  1 9.   Motor t orq ue   Evaluation Warning : The document was created with Spire.PDF for Python.
                          IS S N :   2088 - 8 694   In t J   P ow  Ele c  &  Dr i   S ys t ,   V ol .  12 , N o.   2 ,  J une   202 1   :   913   –   923   920   5.   PROP OSE D  CLOSE D  LO OP S YS TE M WIT H F UZZ Y  LO GIC C O NTRO LL E R   The  Fi gure  20  shows  the  fu z zy  lo gic  based  auto mati c  co nt ro l  s ys te m.  H ere  the  man da ni  meth od  i s   us e d  f or   f uzzif ic at ion   proces s   and   ce ntr oid   method   is  use d  f or   defuzzifi cat ion   pr ocess  so   as  to   get  th e  crisp  ou t pu t.           Figure  20. Fuz zy  lo gic c on t rol le r       5.1.     Simul ink   mod el   fo r  pr oposed  conv ert er usin g  f uzzy  log ic  c ontr oller  w it h  R  lo ad   Figure   21   sho ws  t he   simulat i on  diag ram   of   fu zz y  lo gic  bas ed  cl os e d  l oop  sy ste m   with   re sist ive  loa d.   The  distu rb a nc e  is  create d  at   the  in put  te rmi na l  by  gi ving  th e  ti me  res ponse   at   0.3   ms  a nd  the  am plit ud e  v al ue   is ab ou t  0.5   V   bo t h  the  ti me re spon se  and t he  amp li tu de va lues are  not e xa ct  v al ues .           Figure  21 . Si m ualti on   dia gr a m of  fu zz y  bas ed  cl ose d l oop  sy ste m   R  loa d       The  fu zz y  lo gi c  con t ro ll er   wh ic h  is  us e d  as  cl os e d   lo op  c on t ro ll er   w il l  ta ke  the  si gnal   f rom  t he   feedbac k  el e m ent.   The   feedb ack   el ement   w il l  ta ke  the   si gnal   from   the   l oad  a nd  it   will   co m par e   the   r esults  with  t he  r efe re nce  valve .  F r om  that  fee db ac k  si gn al   t he  ou tpu t  will   go  th rou gh  the  de rivati ve  blo c k  w he re   it   will   check   r un  ti me  error   a nd  gi ve  sig nals  to  the  fu zz y  lo gic  co ntr oller.  Her e  we  a re  usi ng   ce ntr oid   meth o d  ru le   ba sed  m e mb e rsh i p  f un ct ion .   T he  f uzz y  log ic   co ntr oller  will   act   depend i ng   on  the  the  ti me  res ponse   that  is  giv e n  to  t he   pu lse   ge ner at or s .T he  cha ng e s   due  to  disturba nce  can   be   ref le ct ed  at   0.3  sec onds   i n  ou t pu t   vo lt age  s how n i n   Fig ure  22. T he ou t pu t ca n b e maintai ne d  c on sta nt af te r 0. 3  sec onds.       Evaluation Warning : The document was created with Spire.PDF for Python.
In t J  P ow Elec   & Dri S ys t   IS S N:  20 88 - 8 694       Impleme nta ti on  of no n - is ola t ed  th ree - port c on ve rte r thr ou gh au gm e nted   ti me  … ( R amy a Deva sah ayam )   921       Figure  2 2 . O utp ut  volt age       Figure   23   s hows   that   ou pu t   c urren t   acr oss  the   resist ive   loa d  of   1.1   A.  T he   outp ut   po wer  is   im pro ved  dr ast ic al ly  an d  1106  W  is  ac hieve d.   T he  ou tpu t  po wer   yielded  under   t he  resist ive  loa de d  co ndit ion   is  sh ow n  in Figu re  24.           Figure  2 3 . O utp ut c urre nt           Figure  2 4.   O utp ut  powe r       5.2.    Simul ink   mod el   fo r   pr oposed  conv ert er usin g  f uzzy  log ic  c ontr oller  w it h m otor  loa d   Figure  25  s hows  the   sim ulati on   il lustrati on   of  f uzz y  lo gic   co ntro ll er   ba s ed  cl ose d  l oop  sy ste m   with   mo to r  loa d.  D ependin g  on  t he  ou t pu t  rang e  from  t he  fu z zy  c on tr oller  t he  pu lse s  will   be  generate d  to  the   mo s fet  switc he s.  Acc ordin g  to  this  sig nals  the  m os fe ts  will   ei ther  on   or   off.   T he  ra nge   for  the  switc he s  are   op e rated  un der 180 de gr ees   m od e s  of   operati on .   The  r otati ng   s peed   of   t he  mo to r  is  sho w n  in  Fig ue  26.   The  s nubber   protect ion   is   prov i ded   t o  diminis h  t he  volt age  s pi kes.  In  this  am ong  al l  the  th ree  s wit ches  t he  se cond   switc h  w il l  act   as  re ge ne rati ve   sn ub ber switc h w hich wil l be  us e d  to  r e du ce   sp ike  volt age  ne ar th e  sw it ch e s   [ 19] - [21 ] .    Figure  27  s hows  th e  to rque  dev el op e d  i n  t he  m otor  a nd  set tl e  down  at   0.3  se c  as  s how n  i n. T he   belo w  data  is  t he  diff e re nc e  be tween  t he  PI   and  f uzz y  lo gi c  co ntr ollers   [ 22] - [ 25] .  W he n  c ompare d  t o  the  PI   and f uzz y  lo gi c co ntr oller  ou t pu t  res ul ts bete r per forma nce  in  f uzz y  lo gic  con t ro l .   Ther e  is  a  la r ge   amo un t  o f  de crease  in  bot h  ti me  do mai n  s pecifica ti ons  and   e rror.  S o  it   is  b est   to  go  for  t he  f uzzy  l og ic   co ntr oller   f or  cl ose d  lo op  pur pose  w he n  c ompa red  to   the   ot her  c on t ro ll ers .   In  t he   ti me   respo ns e  a naly sis  of  the  fuzzy   log ic   base d  c onve rter  t he  o ut pu t  rip ple  volt age  is re duced   f rom  0.2 5   V   to   0.002   V.   Pi   f il te r  pro du ce s  minim um   rip ple  volt age. T r   reduce d  f rom  0.3 3s   to  0.3 0s ,  T p  re duce d  f rom  0.3 5   s  t o  0.3 1   s , T  s  reduce d f rom  0.44   s to  0.32   s   an d  t he  s t eadty st at e erro r  is  reduce d  f r om   1.2 s to   0.0 9 s .       Evaluation Warning : The document was created with Spire.PDF for Python.
                          IS S N :   2088 - 8 694   In t J   P ow  Ele c  &  Dr i   S ys t ,   V ol .  12 , N o.   2 ,  J une   202 1   :   913   –   923   922       Figure  25 . Si m ualti on   dia gr a m of  fu zz y bas ed  cl ose d l oop  sy ste m   R  loa d           Figure  2 6 . M oto r  sp ee d           Figure  2 7 . M oto r  torq ue       6.   CONCL US I O N   Ov e rall ,  we   ca n  see  t hat  with   the  usa ge  of  the  propose d  non  isolat ed  t hree  port  f uzz y  l og ic   base d  conve rter  var i ou s   ti me  doma in  pa ramete rs  are  e nh a nce d  wh il e  op e rati on.   Als o  in   this   pa per  we   can   see  that  fu zz y  lo gic  c ontoll er  giv es   be tt er  resu lt s  w hen  co mp a re d  with  pi  co ntr oller   com pa red  with  al l  the  m e chan ic al   char act ei sti cs . I n  this  mu lt i  po rt  f uzzy  base d  conve rter  the   num ber   of  s witc hes  a re  c on si de rab l y  re duced .  Th e   ti me r esp onse  of this s ys te m  al so  e nh a nce d si gn ific a ntly.       REFERE NCE S    [1]   A.  I.  Bra tc u ,   I .   Muntea nu,   S.   B ac ha ,   D .   Pic ault,   and   B.   Rai son,   “Ca sca d ed  d c – d c  conv erter  pho t ovolt aic  sys tems:  power  opt im i zation   issues,”  I EE E   Tr ans.  In d.   Elec tron . ,   v ol.  58,   no .   2,   pp .   403 – 411 ,   Feb.   2011 ,   d oi:  10. 1109/T I E. 20 10. 2043041.   [2]   M.  Cacci at o,   A.   Consoli,  R.   Att ana sio,   and   F.  Genna ro,  “Soft - sw it chi ng  converte r  wi th  HF   tr a nsformer   for   gri d - conne c te d  photo volt aic  sys te ms, ”  IEEE  Tr ans.  Ind.   Elec tron ,   v ol.   57,   no .   5,   p p.   1678 – 1686,   Ma y  2010,   doi:   10. 1109/T I E. 20 09. 2032201.   [3]   H.  Seong,   H.  K im ,   K.  Park ,   G.   Moon  and  M.   Youn ,   “High  St ep - Up  DC - DC  Convert ers  Us in g  Ze ro - Vol ta g e   Sw it chi ng  Boost   Inte gr at ion   T echnique   and  Li g ht - Loa d   Freque ncy  Modula ti on   Control,”   IEEE   Tr ansacti ons  o n  Powe r E le c troni cs ,   vol .   27 ,   no .   3 ,   pp .   1383 - 1400 ,   Mar. 2012, doi:  10. 1109/T PE L. 2 011. 2162966.   Evaluation Warning : The document was created with Spire.PDF for Python.