ISSN: 1693-6 930                                                       27      Ekploita si Instruction L e vel ……(Ku sp riyanto)  EKSPLOITASI INSTRUCTION-LEVEL PARALELLISM  (ILP) PADA UNIPROCESSOR      Kuspriy a nto, Rustam Effe ndi  Dep a rtem en  Tekni k  Ele k tro, Institut Teknologi Ban d u n g   email :ku s p r iyanto@ya hoo. com, ru stamf e llowship @ y ahoo. com       A b st r a k  Saat ini para ilm uwan m e lakukan b anyak  p eneli t ian dalam  rang ka m enin g kat k an   perfo rm a ko m puter.  Be bera pa diant aran ya m e n g kh ususka n diri dalam  m engem bang kan  parall e lism  b a ik  pad a Bit - Le vel  Parall elism ,  Instru ction-Le vel   Paralleli sm  m aupun d e n gan   kon s e p  ba ru  yan g  di seb u t  Thre ad-Le vel  Paralleli sm . Den gan  dua   sud u t pan dan g yang  be rbe da,  Instru ction - Le vel Pa ralleli sm  m enghadapi kend al a ya ng dal am  ekspl o itasin ya.  K e tika   “pe r seteru an”  anta r a  arsite ktur de ngan   m u ltipro ce ssor  den gan  pe ran c an gan  u n ipro ce sso r   yang   san gat cepat  m a sih ada,  Instru ction - Le vel  Pa ralleli sm  dapat m engam bil pe ra n pentin g unt uk  m engoptim isasi kedu an ya .      1. PEN DA HU LU AN  Den gan  sud u t pan dan g  softwa r e, In struction - level  pa ralleli sm  memun g ki nkan  suatu   bagia n  da ri i n stru ksi-in stru ksi  yang  dipe roleh  da ri  su atu prog ram  seq uential  di paral elisasi  u n tuk  ekse ku si p a da b anya k  u n it fung sion a l  pipelin e.   Hal i n i  secara men dala m  memp eng aruhi  pera n cang an  banya k  i n sti t usi p e ra nca ng mi cropr ocessor  da n co mpiler-compil ernya.   Sam pai  saat ini  pen gemba nga n I L P dian ggap  masi h bel u m  sem p u r na,  deng an d e m ikian  pen eli t ian   masih  be rlanj ut untu k  me n e mukan  opti m isa s i yan g  l ebih b a ik unt uk  digun akan  dalam  ra ng ka   penin g katan  perfo rma ko mputer.        2. PARADIGMA  PARALLELISM  Sejak ta hun   1970  sampai  den gan ta hu n 19 85, pa ra digma  pa ralle lism di mulai  deng an   perkem ban ga n a r site ktur ko mpute r  pad a le ve l ha rd ware  ditand ai d enga n di bu atnya  microprocessor 4  bit, 8 bit ,  hingga  16  b i t.   Bebera p a  ilmuwan me nyebut ma sa  ini de ngan  e r a  Bit-Level Parallelism .  Selanjutnya, sej a k tah un 19 8 5  mu lai di ke mbang ka n arsitektu r  komp uter  pada level In stru ksi yang dike nal den g an era  In stru ction-Le vel Paralleli sm  sam pai hari ini.       Gamba r  1. Perkemb ang an  Paraleli sa si   Evaluation Warning : The document was created with Spire.PDF for Python.
                           ISSN: 16 93-6 930     TELKOM NIKA   Vol. 4, No. 1,  April 2006 :  27 - 32   28 Meskipu n  era  ini belum akan ditinggal kan oleh pa ra  peng emba ng,  telah muncu l  suatu  para d igm a  b a ru  men gena i su atu teknol ogi pa rall elism mulai  dike mbang ka n ya itu Thread -Le v el  Paralleli sm.       3. INSTRUCTION-LEVEL  PARALLELISM  Wala upu n ri set-ri set terus  dilakukan u n tuk m enin g katkan  ke ce pata n  clo c k, sam pai saat  ini institusi - in stitusi pen ge mbang mi cro p ro ce ssor m enda patkan keny ata an b ahwa pend ekatan  tek nologi yang dilak u k a n mas i h tetap terbatas  pada  wak t u sik l us  process o r.  Sehingga  dimulaila h p engem ban ga n tekni k  opt imisa s i ILP untuk m enin g kat k an p e rf orma  kom p u t er  deng an  ko n s ep  umu m   peng ekse ku si an le bih  ba nyak i n struksi p e r  satu  si klu s .   Untuk  menge kse k u s i lebih  ban yak in stru ksi  dalam  satu  sikl us, di pe rlukan p ena mbaha n unit - unit   fungsi onal u n it integer,  unit floating  point, unit  load/sto r e  dan u n it-unit  lain.  Pelu ang  diterap k a nny a teknik  opti m isa s i ILP in i pada  kead a an di  mana   bebe rap a  in stuksi  dala m   satu   rang kai an ( seque nce ) tid a k be rg antun g terha dap h a sil e k sekusi  instru ksi yan g  lain.  Sehin gga   lang kah a w al  yang haru s  dilakukan dal am pene rap a n tekni k  ini adalah me ne muka n ran g kaian   instru ksi man a  yang se su a i  denga n ke a daan yan g  telah disebut ka n seb e lumny a .  Suatu kenya t aan yang mengg embi ra kan me nge n a i optimisa s i  pada ILP adala h  adan ya  kenyata an  b a h wa den gan Instru ction - Le vel  Paralle li sm perfo rma  kompute r  me n i ngkat menja d i  dua kali lipat dalam 1,5 tah un sej a k tah u n  1985.   Kunci  ke berh a sila n ILP a d a lah p ada  e k sploita s i p a ra llelism ta npa   meminta  pro g ramm er   menuli s  ula n g  program-progra m  yang  sud ah a d a  deng an m e mberi k a n  ke mampu an u n tuk  melamp aui  ke cep a tan e k sekusi  dari  instruksi-i n struksi  se cara individu al.  Hal ini  a k a n   membe r ikan  kema mpu an  otomatisa s i p ada ILP untu k  meng optimi s a s i kin e rja  kompute r .  Meskipu n  ba nyak p e mba h a sa n arsite ktur  ko mp uter menge nai  m u ltiprocesso r , aplikasi - aplia si yang   ada  sa at ini  masih  me rup a ka n p e mrog ramma n  seq u ential, da n b a n yak  dianta r a n ya   tidak a k an p e r nah dituli s ul ang kembali.       4. MACHINE  P A RALLELIS M   Kita haru s  da pat memb eda kan  ko nsep  machi ne p a ra llelism d eng a n  ILP.  ILP ada keti ka   instru ksi-i n struksi dalam  suatu bagia n  dalam  rang kaian (seq uen ce) b eba s d a ri bagi an yang   lainnya.  Se dang ka n ma chin e pa ralle lism a dalah   uku r an  da ri  kema mpu an  pro c e s sor  un tuk  me ma n f aa tk an  o p t imis as i IL P.  Mac h ine p a r a lle lis m   dite n t u k an  o l eh  ju mlah  in s t ru ks i ya ng  dap a t   di ambil ( fetch ) dan di ekseku si (exe cut e ) pad a sa at yang besa m aan (juml ah  parall e l pipeli ne)  deng an  ke ce patan me sin   mutakhi r  di  mana p r o c e s sor digu na ka n untu k  me n e mukan in struksi- instru ksi yan g  beba s  ( ind e p ende nt ).  Ada  bebe ra pa  ke terbata s an  da lam teknik  pa raleli sa si yan g   haru s  da pat d i pecah kan d e ngan ILP yaitu:  a.  Instru ksi-in struksi p e rcab a ngan  men g h a langi  dete r minasi  da ri  instru ksi-i n struksi u n tuk  diek se ku si ( control de pen d ences )  b.  Analisi s  yan g  tida k  sem purn a  m eng enai  pen gala m atan m e mo ri me ngh alan gi pe nataa n   ulang o perasi - ope ra si mem o ri ( am bigu ou s m e m o ry de pend en ce s )  c.  Aliran data p r ogra m  ( alg o ri thm ) menghal angi pa ralleli sm ( true d epe nden ce s )  d.  Mempe r un cin g  dampa k tersemb unyi da ri kebe rga n tun gan ( d epe nd ences )  Sebagai  con t oh dapat di perh a tika n p ada dua  co ntoh ko de d enga n peng guna an  bebe rap a  re g i ster dal am satu seq uen ce  berikut ini.        Load   R1   ←  R2   Add R3  ←  “1 ”   Add  R3  ←  R 2 ,  “1”   Add  R4  ←  R3 , R 2    Add  R4  ←  R 4 ,  R2   Stor e [ R4]   ←  R0     Dap a t dilihat bah wa tiga instru ksi di seb e lah ki ri beb as, di mana  pada ma sin g - ma sing  instru ksi, regi ster yan g  sat u  tidak memil i ki kete rga n tu ngan te rhad a p  regi ster lai n nya dalam  sa tu   rang kai an.  Ini berarti ketiga inst ru ksi i n i  dapat die k se ku si dala m  waktu ya ng  bersam aan d a lam  suatu  pa ralel i sa si.  Seda ngkan p ada  tiga inst ru ksi  di se bela h   kan an, in stru ksi  ke -d ua ti dak  dapat die k se ku si be rsam a-sama d eng an inst ru ksi  seb e lumnya  karena ji ka  hal ini dila ku kan   Evaluation Warning : The document was created with Spire.PDF for Python.
TELKOMNI KA   ISSN:  1693-6930  ■     Ekploita si Instruction L e vel ……(Ku sp riyanto)  29 aka n  terjadi  kesalaha n operasi dim ana isi re gi st er R3 bel um terisi nil a i yang “be nar”.    Keterbata s a n  yang  sam a  juga te rja d i  pad a in stru ksi  ke-tiga  d i  mana  in struksi tida k d apat  diekse ku si  bersam a -sam a deng an i n stru ksi se b e lumnya ka rena ji ka d ilaku ka n akan   menga kib a tkan pen ggu na an sum b e r  ( r e so ur ce s ) ya ng sam a  yaitu regi ster  R4.   Beberapa  ke ndala  kebe rg antung an l a in   yang  be rkaitan d eng an  p enerapa n  Instruc t ion- Level Parallel i sm  pada sat u  pro c e s sor ( uniprocesso r ) dapat digam barkan  seb a g a i beri k ut.          Gamba r  2.   Akibat da ri Keb e rga n tung an  ( De pen den ci es )         Machi n e Paralellism  dapat diimplem entasik an  pada si stem yang  menggunakan satu  p r oc es so r  ( un ipro ce ss or ) d an banya k  proce s sor  ( multipr o cess or ).       5.  UNIPROCES SOR VS. ON -CHIP MULTI PROCESSOR    Dalam ar sit e kt ur  on-chi p  m u ltiprocessor  dila ku ka n  peng ura nga n unit-u n it fungsi onal  pada  setiap p r ocesso rnya  deng an ma ksud untu k  me l a ku ka n pendi stribu sia n  tug a s pa da setia p   pro c e s sornya .  Berbeda  denga n a r site ktur  on-chip m u ltiprocessor , dalam ars i tek t ur  uniprocesso r,  unit-unit fung sion alnya be rjumlah lebi h banya k .  Jika pena mb ahan p r o c e s sor p ada su atu arsite ktu r  pada titik tertentu tidak lagi  membe r ikan penin g katan perfo rma  ya n g   si gnifikan, ma ka  pe rlu  di pikirka n   suat u teknik lain y ang  se kira nya da pat menja w a b  tantanga n ini.         Tabel 1. Lap o r an pe ning kat an ke ce patan   Sumber Kecepatan   Horst, Harris, and Jard ine [1 9 9 0   1,37   W ang an d W u  [1988]   1,70   Smith, Johnso n , and Hor o w i t z  [1989]   2,30   Murakami  et al . [1989   2,55   Cha ng et al. [1 991]   2,90   Joup pi a nd W a ll [198 9]  3,20   Lee, K w ok, a n d  Briggs [19 91]   3,50   W a ll [199 1]  5  Melvin  and Pat t  [1991]  8  Butler et al. [19 91]   17+   Evaluation Warning : The document was created with Spire.PDF for Python.
                           ISSN: 16 93-6 930     TELKOM NIKA   Vol. 4, No. 1,  April 2006 :  27 - 32   30 Processo r  S uperscala r   a dalah p r o c e s sor ya ng me ngimple ment asi k an o p timi sa si ILP  pada a r sitekt ur sequ ential .   Tidak ad a bukti yang  dapat dipa kai me ngen a i  kemu ng kin an  diterap k a nny a pa raleli sa si ,  sehi ngg a p enerapa n ILP  harus dila ku kan  oleh  ha rdwa re, di  ma na   sela njutnya h a ru s di ban gu n suatu  pere n ca naa n untu k  a k si-a ksi e k sploita s i  para l elisa s i. Ta bel  1  adala h  lapo ra n menge nai p ening kata n kece patan me sin Supe rscal a r.   Processo r  Ve ry L ong In struction  Wo rd (VLIW)   ad ala h  suatu  co ntoh arsite ktur  di mana   prog ram m e miliki info rmasi teri nci  yang dih a rap k a n  unt uk pa raleli sasi.  Prog ram  mengid entifikasi kemun g ki nan pa raleli sasi dal am pro g ram d an me ngkomuni ka si kan n ya ke pa da  hard w a r e d e ngan m enye butka n ope ra si man a  yan g  beba s d a ri  operasi lai n nya.  Informa s i ini  lang sun g  dib e rikan u n tuk  hard w a r e, di  mana  se la nju t nya tanpa pe nge ce kan le b i h lanjut op erasi- operasi ini a k an mulai die k se ku si pad a siklu s  yang sa ma.   Explicitly  Parallel In stru cti on  Com putin g (EPIC)   [4]   adal ah   mo del a r sitektu r  yang   meru pa kan  suatu evolu s i  dari VLIW  di  mana telah  menga dop si  banyak i de-i de terb aik d a ri  pro c e s sor su perscala r .  Pada Tab e l  2 ditunjukkan ha sil su atu riset m enge nai pen erap an opti m isa s i ILP pada   mutipro c e s so r d an  unip r o c e s sor yang  meng gun akan p r og ram   simula si ya n g  be rna m a  Rice  Simulator for   ILP Multipro ce ssors (RSIM).   RSIM memodel ka n proce s sor,  sist em memo ri, dan  jaring an seca ra detail be serta semua i s inya  (u nit fungsi onalnya ) .   Kode-kode  operasi d an  sub  sistem  ca ch e  untuk pe ng ujian mod e l  pro c e s sor  ini  melak u k an  simula si  siklu s -p er si klu s  d a n  terhub ung d e ngan  simulat o r pe ngen dal i aksi -a ksi u n tuk mo del j a ring an da n  model me mo ri.    Aplikasi ini di -compile dengan SPARC  V9 gcc y ang dimodifikasi  untuk  m engurangi terjadi nya   penu ndaa n pada p e rcab anga n (b ran c h) d an dib a tasi untu k   kod e  32 bit.  Berikut ad alah   bebe rap a  apli k a s i yang dig una kan unt uk beban pe ng ujian mod e l p r ocesso r ini d i  mana apli k a s i- aplikasi ini m e mpunyai  ka rakteri s tik ya n g  berbed a sa tu sama lai n nya. Hasil  pe ngujia n den g a n   simula si ini di perlih atka n p ada Gam b a r  3 dan 4.       Tabel 2. Ha sil  riset pen erap an optimisasi  ILP  pada mutip r o c e s sor da n u n ipro ce sso r   Ap lik as i J u mlah   Sik l us  LU  1,03 x 10 8   FFT   3,67 x 10 7   Radix   3,15 x 10 7   Mp3d   8,82 x 10 6   Wate r  2,68 x 10 8   Erleba ch er  7,62 x 10 7           Gamba r  3.   Perform a  ILP pada multip ro cessor        Gamba r  4.   Perform a  ILP pada uni pro c e s sor        Berda s a r kan  Gamb ar  3  dan 4,  penin g kata n pe rfo r ma ILP p a d a   m u ltiprocessor  l ebih  kecil  diban ding kan  pada  uni pro c essor .      2, 3 3 2, 1 9 1, 3 5 2, 04 2, 2 1 1, 26 3, 6 5 3, 3 5 3, 7 0 3, 2 0 3, 45 3, 4 0 1, 5 6 1, 5 1 1, 2 4 1, 0 2 1, 0 2 0, 74 0 1 2 3 4 5 LU E r lebac her M p 3d F F T W a t e r R adix A p p l i cat i o n s IL P S p eed  U p O v er al l  S p ee dU p C P U  S p e edU p D a t a  M e m  S pee dU p 3, 1 9 2, 4 3 2, 1 1 2, 3 8 2, 8 7 1, 9 7 3, 75 3, 5 6 3, 0 8 3, 2 1 3, 4 6 3, 3 6 2, 1 1 1, 6 3 1, 4 0 1, 0 0 1, 0 1 0, 8 5 0 1 2 3 4 5 LU E r lebac her M p3d F F T W a t e r R adix A p pl ic a t i o ns IL P S p eed  U p O v er al l  S p ee dU p C P U  S p e edU p D a t a  M e m  S pee dU p Evaluation Warning : The document was created with Spire.PDF for Python.
TELKOMNI KA   ISSN:  1693-6930  ■     Ekploita si Instruction L e vel ……(Ku sp riyanto)  31 6.  EKSPLOITASI INSTRUCTION-LEVEL PARALLELI SM  Usaha  untu k  menin g katkan pe rfo r ma  si stem  p a d a  si stem  pro c e s sor tu ngg al secara   umum telah  foku skan de ngan me nam bah kemam p uan processor.  Den gan  pende kata n  ini,  pera n cang an  processo r t e lah  difokuskan  pa da p e mbuata n  proce s sor  yan g   mem ung ki nka n   untuk  meng e k sekusi i n struksi-in struksi  lebih  cep a t melamp aui  kece patan tin g g i clo c k, ILP dan  ca che   s e rt a ke cep a t an ak se s  me mori.    S ehing ga  u n tuk  optimisa s i ILP yan g  l ebih  sem p u r na  diperl u kan te kni k  yang da pat memanfa a tkan  kema m puan yang le bih dari p r o c essor  cep a t ini.    Satu teknolo g i terba r u u n tuk menj awab tantang a n  ini adalah  teknolo g i hyper-th r ea din g .    Tekn ologi  ini  meni ng katkan p e rfo r ma  si stem  den gan  men g ijin kan  apli k a s i  yang m e mpu n yai   banya k  aliran  berpiki r mult iple thre ad  u n tuk dij a lan k an pa da  seb uah p r o c e s sor tun ggal  p ada  suatu  wa ktu dan be rba g i sumb er d a ya.  Secara ko nse p , suatu  aplikasi multi p le threa d  ad alah   aplikasi ya n g  memp uny ai ke mamp u an memil a h  pro g ra m  menjadi t u g a s-tu ga s me njadi  bebe rap a  ba gian kecil ya ng terdi r i da ri  rang kai an in stru ksi-in stru ksi  sehi ngg a  dapat die k se ku si  se cara pa ral e l.  Hal ini bi asa n ya diken a l deng an Th read -L evel Paralleli sm.  S e ca ra a r site kt ur,  suatu p r o c e s sor d eng an tekn ologi hyp e r-th r ea di ng  membe n tuk  dua processor se ca ra log i c di  mana  setiap  pro c e s sornya  se cara indivi du mam pu di hentikan, diin terup s i, dan  dapat la ngsu ng  menge kse k u s i su atu thre ad tertentu.   Setiap pr o c essor l ogi c mengatu r  set bagian a r sitektu r   yang utuh.  Bagian arsite ktur yang  utu h  se cara logi c ini terdiri a t as regi ste r -registe r , regi ster   APIC (advan ced p r og ram m able inte ru pt controll er), dan bebe ra pa bagia n  re gister m e si n lain.     Dari  sudut p a ndan  software, jika b agia n  arsitektu r  ya ng secara lo gic ini  diga nd aka n , processor  sea k a n -a ka n menjadi   du a pro c e s sor.   Jumlah  t r an si stor unt uk pen yimpanan  ba gian  arsitektu r   logic  akan m enjadi  pe cah an yang  keci l dari total  kesel u ru han t r ansi s tor.  P r oce s sor logi c ini  aka n  be rbagi  sumb er day a pro c e s o r  seca ra fisi k se peri  ca che, u n it eksekusi,  dan bu s.  Setiap  pro c e s sor l o gic me mpu n y ai penge nd ali interu psi  sen d iri d an  ditanga ni se ndiri h anya  oleh  p r oc es so r  logic .   Menge nai op timisasi ILP,  ada beb era pa fase yan g  dilakukan  yang erat  ka itannya  deng an comp iler.  a. Analisi s   Prog ram   Fase  ini m e nampil k an  ali r an  co ntrol  ( control flo w ),  alira n  data   ( data flo w ), dan  a nali s is  keb e rg antun g an data  ( data  depen de ce  anal ysi s )  unt uk me ngeta h u i pada  bagi a n  mana  dari  prog ram yan g  memiliki p e l uang u n tuk di  paraleli s a s i.   b. Re stru kturi s a s i  Prog ram   Pada fase in i dilaku kan p e ralih an ( c o nv e r ting ) da ri  prog ram in pu t ke suatu b entuk  kode   prog ram p a ra lel di mana in stru ksi-in stru ksi nya dap at diekse ku si se cara pa ralel..   c.  Pemban gkita n  Kode Paral e l  Pada fase in i dilaku kan p e ralih an ( c o nv e r ting ) kode  seca ra seri a l  menjadi ko de deng an   banya k  threa d  ( m u ltithread ed )  Di dalam o p timisa si ILP diken a l su atu p enjad wala n yang diimpl em entasi k a n  pa da su atu  modul  pe njad wal  (sched ule r) ya ng  da pat  di  di gab ung kan  ke  dala m   suatu  p r og ra m prep ro ce ssor  untuk me ng hasil ka n  sua t u penj ad wal an e k se ku si  statik (stati c  sched uling ) .  Ke putu s an   sched uler a k an dire prese n tasi kan  seb agai suatu  seque nce dari  persoala n  instru ksi.  Setiap   persoal an  m enyatakan  p e rmul aan  da ri su atu tu g a s  ata u  in stru ksi.   ILP j u g a  me nggu na kan   penja d wal an  dinami k  (dyn amic sch eduli ng).   Dua ma ca m penja d wal an  yang digun a k an d a lam e k spoita si ILP [6] adalah seb agai  beri k ut:  a.  Static schedu ling  yang terd iri atas :   -  sim p le scheduling  -  loop en rollin g   -  loop en rollin g  + sched uling   -  s o ftw ar e  p i pelin in g  b.  Dynam ic sch edulin g  yang  terdiri ata s  :  -  out of orde r e x e c ution   -  dataflow com puters  Pada  level  pera n g k at ke ras,   pa raleli sasi berta utan   ( sych r on ou s paralleli sm ) dap at  menai kkan tingkat prod uksi.  Hal ini terutam a  bermanfaat jika  prog ram mel a ku ka n ope rasi- operasi  yan g  sama  pad a semua  ko mpone n d a ri  stru ktu r  u m um.  Pad a   m u ltiprocessor   peng guna an  synchro nou s paralleli sm  dimaksu d kan  untuk meni ngkatka n ekseku si da ri je nis- jenis masal a h ini.     Evaluation Warning : The document was created with Spire.PDF for Python.
                           ISSN: 16 93-6 930     TELKOM NIKA   Vol. 4, No. 1,  April 2006 :  27 - 32   32   7. KESIMPULAN  Paralleli sm  masih  a k an  t e ru s di ke mb ang kan  bai k  pada  ting kat   Bit-Level P a ralleli sm ,  Instruction-Level Parallelism  maupun  Thread-Level Paralleli sm .   Pening katan  perfo rma sua t u   arsite ktu r  de ngan  M a chine Paralleli sm  bukan be ra rti bah wa a r sitektu r   Unipr o cess or  ak an   ditinggal kan begitu saja, melain kan se baliknya  dap at  dilakuka n optimisa s i  u n t uk  pe ning kat an  perfo rmanya.   Peningkata n  perfo rma  suatu ar site ktur da pat teru s dipa cu  den gan du ku nga n  teknol ogi  Hyper-Thread Paralleli sm  se rta pe ngem ba ngan  teru s-m enerus terha dap te kni k -te k ni k  di dalam opti m isa s i  Instruction-Level Paralleli sm  baik menge nai an alisi s  pro g ra m, restru ktu r i s a s i  prog ram,   pe mbang kitan  kode pa ralel, penja d wal a n  ( stati c  sched uling  dan   d y n a m i c sch eduli n g ),  predi ksi p e rcaban gan  ( b r anch p r edi cti o n ),  se rta te kni k -te k ni k l a in di  dal am nya.  Ma sal ah  terbe s a r  p e n ggun aan   m u ltiprocessor   seca ra  fisi k a dalah  ketika   biaya yan g  d i perlu ka n u n tuk  suatu a r sitekt ur multip ro ce ssor tida k cu kup  sep ada n  denga n pe rforma yan g  di tingkat kan n ya.    Sehingg a p engem ban ga n paralelisa s i pad a arsitektur  un ip ro c e ss o r   sa n gat logis u n tuk  diperta han ka n.      DAF TA R PU STAK A   [1]  Laxmi Na ray an Bhuyan,  “Parallel Processin g “ ,   http://www.c s . ucr.ed u/~b h u y an/CS21 3/  2004/ LECTURE1.ppt   [2 ]  Mic h ae l S. S c h l an sk er , B. R a mak r is hna  R a u ,   “ EPI C:   An Arc h itec ture for Instru ction - Lev e l Parallel  Processors “ , www.hpl.h p.com   [3]  Richard Y. Kain,  “Adv anced Compu t e r  Architectur e“ , Intern atio nal Edition, Prentice Hall,  1996.   [4]  Vijay S. Pai, Partha sarath y Ran ganath an, an d Sarit a  V. Adve,  “ T he Impact of Instruction- Lev e l Parallelism on Multiproce sso r Performa n ce and Sim u lation Me thodolog y “ ,  Internation a l Edition, Prentice Hall, 2003 .    [5] William  Stallings,  “Co m puter Or ganiza tion  and Arc h itectur e, De signing for  Performance“ , Fifth Edition, Prentice  Hall, 1996.   [6]  ……,  “In t el H y per-Threa ding  Tec hno log y “ ,  Techn i cal Us er ’ s   G u ide , http://www.intel. c o m ,   2003.   [7]  ……,  “Wh y  Parallel Architecture?“ , http://personal.de n iso n . edu/~bre ssou d/  cs400 - f04/lectures/0 1_WhyParall el.pdf  [8]  ……,  “Micr oproce ssor  Ev olution: Past, Pre sent, an d Futur e“ ,http://www.mtl.t.u- tokyo.ac.jp/ ~sa k ai/sohi/ talk1.pdf   [9]  ……,  “Expl o itation o f  Inst ruction-Lev e l Parallelism“ , http://www.ca psl.ud el.edu/  cou r ses/el eg 652/20 04/ sli des/To p ic3-6 52.pdf         Evaluation Warning : The document was created with Spire.PDF for Python.