ISSN: 1693-6 930                                                       93      Pengen dali M o tor Indu ksi S a tu Fasa Den gan Inverte r  UPWM … … (Jo k o Purwa n to)  PENGENDALI MOTOR INDUKSI SATU FASA  DENGAN INVERTER UPWM BERBASIS FPGA      Joko Pur w a n to 1 , Andi M a rtan to 2 , Tole Sutikno 3   1 LCM Engin e e ring  Dep a rt ment, PT Casio Electro n ic I ndon esi a   Jln. Berin g inL o t 102, Muka kuni ng, Batam, Indonesi a   2,3 Prodi Tekni k  Elektro, Uni v ersita s Ahm ad Da hlan   Jln. Prof. Soe pomo, Ja nturan, Yogyaka r ta, Indonesi a   e-mail: jo kpu r 01@ya hoo. com      A b st r a k  Fre k ue nsi  da n tegan gan  catu da ya a dal ah du a kom ponen  utam a dalam  seb u a h  si stem   peng endali  m o tor induksi. Pengendal i yang ba nyak dikem ban gka n  m engg una kan in ve rter   deng an m e tode PWM (Pulse  Width  Modulatio n). Keuntunga n pem bang ki tan sin y al P W M  berb a si s FP GA diba ndin g ka n de nga n  m engguna k an  DSP (Di g ital  Signal Processin g ) dan   m i krokontrol e r  a dalah  da pat m e m enuhi tuntut an  kece patan  op era s i. Penelit ian ini  bertuj uan   m e rancang  sebua h pem b ang kit sin y al  UPWM  (U n i form  Pulse  Widtah M o d u lation)  se ba g i   peng endali in verte r  satu fa sa untu k  m engatur  ke cep a tan m o tor induksi satu fa sa. Ran c a n g an  dibuat m e lalu i m e tode pen ggam baran  skem atik  d e n gan p e ra ng kat luna k MAX + Plus II Base line   versi 1 0 .2. Rancang an se lanjutn y a di-com pile  deng an MAX+Plu s  II com p iler dan diverifi kasi  deng an MAX +  Plus II Sim u lator,  ke m udian diko nfigura s i k an  se cara pe ran g kat keras p ada   FPGA Altera  ACEX1K50 T C14 4 -3. Ha sil ran c an ga n dig una kan   seb agai  pen ggerak rang kaian  inve rter  satu  fasa d eng an be ban  sebua h m o tor indu ksi.  Rang kaia n in verter  dira nca n g   m engguna ka n MOSFET SK 727 deng an tegang an  m a suka n DC sebe sa r 127  V.  Plant  m o tor   indu ksi  satu f a sa  yang  dig una kan  pa da  penelitian  ini   adala h  m odel  Z-4 06, 1 25/2 20, 50  Hz.  Ha sil  penelitian  m enunj ukkan   bah wa ran c a ngan  sin y al  UPWM  dap a t  diwuju dkan  dalam  bent uk   hard w e r e l ogi c p ada  FPG A  dan  dap at digun akan u n t uk m en-dri v e  inverte r  seb agai p eng en dali  m o tor induksi  satu fase. Pe ngaturan kecepatan p ada  rang e 289 -1 4 66 rpm .     Kata k u nc i:  motor induks i, UPWM, FPGA, Inv e rter, MAX+ Plus      1. PEN DA HU LU AN  Ada bebe ra p a  jenis inve rt er dianta r a n ya adala h  inverter m odula s i leba r pul sa ( Pulse  Width Mod u lation ). Inve rter i n i b e kerja  den gan  cara me ngha sil k an p u lsa b o l a k-bali k  d e n gan   freku e n s i da n lebar tert entu. Leba r pulsa yang  dihasil kan  menentu k a n  besa r  tega ngan  kelu ara nnya  se dang ka n  frekuen si y ang  diha silkan me rup a kan fre k u e n s i  tegan gan  b o lak- baliknya [1]. Kelebiha n d a r i Inverte r  ini  adala h  ma m pu me ngg era k kan m o tor i ndu ksi  den ga n  putara n  yan g  halu s   dan  rentang  kecep a tan yan g  le bar [2,3]. Selain itu  apa bil a  pem ban gkit an  sinyal PWM dilakukan se cara digital  aka n   dap at diperoleh  unj uk  kerj a si st em yang b a gus  karena  keb a l terhad ap de rau [4].    Menu rut Sutikno [5,6], PWM meru pa kan  suatu te kni k   yang terb ukti  baik  untuk  m engatu r   inverter gu na  mendap atka n teganga n beru bah d a n  frekue nsi b e rub ah da ri tegang an tetap   sumb er  DC. Bentuk  gel omban g teg anga n kelua r an inve rter t i dak  sin u soid a murni  karena   banya k  men gand ung  ko mpone n fre k uen si yang tidak  dii ngin k an. Keluaran  inverter ini  jika  dicatu ka n  ke  motor AC  maka  komp o nen frekuen si yang tid a k diingi nkan  aka n  me nam bah  kerugia n  be rupa geta r an  dan ri ak p a d a  motor.  Un gka pnya lebi h lanjut bah wa teknik P W M  sin k ro n  mam pu  men gha si lkan bentu k  gelomb ang d enga n  komp onen harmo nik  b e rfrekue n si  yang jau h  le b i h tinggi  dari   freku e n s i fun damental.  Freku e n s i tingg i ini mem beri k an  keuntun g an  pada si stem   ka ren a  ke bocora n   in d u ktan si  m o tor m enyeba bka n  imp e d ansi  tinggi  pada   komp one n ya ng tida k  diing i nka n . Hal te rseb ut secara   efektif me nap is  kelu ara n  i n verter. An alisi s   yang be rma c am-ma c a m  p ada te kni k  p u l sa P W M tela h di kemb ang kan  men ggu n a ka n alg o ritm a  yang berbed a tetapi me mpunyai p r in sip da sa r ya itu modula s i  antara g e lo mbang  referensi  seb agai a c u an atau gelo m bang mo du lasi dan g e l o mban g pem odula s i atau  saba gai sin y al  pemba wa.   Evaluation Warning : The document was created with Spire.PDF for Python.
                                   ISSN: 16 93-6 930     TELKOM NIKA   Vol. 5, No. 2,  Agustus 2 007 :  92 - 99   94 Pada p eneliti an ini  pemb ang kitan  siny al PWM  aka n  dila ku kan   se cara di gital   pad a   logika peran gkat kera s  deng an FPG A  ( Field Program m able  Gate Arra y ) agar mem iliki   ke cep a tan op era s i yang le bih cep a t dib andin g kan de ngan me ngg una kan mi kro k ontrole r. FPGA  dapat di gun a k an  untu k  m engimpl e men t asikan o p e r asi-ope ra si d i gital apa pun  deng an  wa ktu   operasi yan g  lebih cepat.     Metode PWM yang digu nakan pa da  penelitian i n i  adalah P W M se raga m ( Uniform   Pulse Width   Modul ation,   UPWM ). K euntun gan  mengg una ka n metod e  UPWM, anta r a lain:  mempe r bai ki  rugi -ru gi pa d a  metode p u l s a tung gal  karen a  pa da p u lsa tun ggal  hanya mem a kai  satu pul sa d an impleme n t asinya pad a  FPGA memerlu k an juml a h  gerb ang di gital yang lebih   sedi kit diba nd ing den gan m e tode SPWM .     Prinsi p ke rja  pemba ng kita n sinyal UP WM adal ah  mengatu r  leb a r pul sa men g ikuti pola  gelomb ang  sinusoida. Sin y al refere nsi  denga n fre k ue nsi f m  da n amplitudo  maksimum A m   seb agai   refe rensi  dig una kan u n tuk me modula s i  siny al  carr ier   d e n gan f r e k ue nsi  f m  dan  am plitudo   maksimum A m . sebag ai g e lomba ng p e m bawa, fre k uen si sinyal  car r ie r  ha ru s lebih tinggi  dari  pada  gel om bang  pe mod u lasi  (sinyal  refe ren s i ) .  Fre k ue nsi  si nyal refere n s i m ene ntukan  fr e k ue ns i k e lu a r an   inverter [1,3].    Konfigurasi u n tuk UP WM  satu fasa dib u t uhkan 4 bu ah sinyal p e n ggerak yan g  masin g - masin g  memi liki beda fa sa  90 0 . Adanya peng guna an  sinyal  refe ren s i  se bagai  re feren s i  maka  keem pat siny al peng gerak  terse but adal ah:  a. Sinyal  g 1  diperoleh de ngan  memba nding kan  sinyal  ref e ren s i  ( ω t) dan s i nyal  carr ier   ( ω t):   g 1  =      1, jik a A r ,  referen s i  ( t)  ≥  A c ,  car r ier  ( t)                                                          (1)    0, lainnya  b. Sinyal g 3  diperol eh de ng an memb andi ngkan si nyal - refe ren s i ( t) dan sinyal  c a rrier   ( t).  g 3 =        1, jik a  A r ,- refer e n s i  ( t)  ≥  A c ca rri er  ( t)                                                              (2)                  0, lai nnya  c. Sinyal g 2 = - g 3   d. Sinyal g 4 = - g 1         Gamba r  1.   Prose s  Pemb an gkitan Sinyal  UPWM   Evaluation Warning : The document was created with Spire.PDF for Python.
TELKOMNI KA   ISSN:  1693-6930  ■     Pengen dali M o tor Indu ksi S a tu Fasa Den gan Inverte r  UPWM … … (  Jo ko Purwa n to)  95 2. METODE  PENELITIAN  Subjek d a ri  penelitian ini  adalah p e m bang ki tan  si nyal UPWM  yang dibe ntu k  pad a   logika pe ran g kat  keras  FPGA, yang  digun akan  untuk m eng endali k an i n verter p eng e ndali  mencatu mot o r ind u ksi  sa tu fasa. Urut an jalan n ya  penelitian  da pat diuraikan  se cara umu m   seb agai b e ri kut:  a.  Pendigitala n sinyal refe re n s i dan p e mba w a Ga mba r  1 .   b.  Mene rap k a n  metode peta   Karna ugh   u n tuk p enyed erha naa n si n y al pemba wa  dan  sinyal  referen s i digit a l.  c.  Mera ncang d an meng uji ra ngkaian  catu  daya 5 volt dan 15 volt.   d.  Mera ncang d an meng uji ra ngkaian p eng gera k .   e.  Mera ncang d an meng uji ra ngkaian  catu  daya  trafo iso l ator untu k  ca tu daya inverter.   f.  Mera ncang p e mban gkit si nyal  UPWM,  ber b a si s FP GA, meng ko mpilasi, m e n s imula s i k an  dan men g kon f igura s i ke p e r ang kat keras.  g.  Mera ng kai  se mua komp on en menj adi  satu si stem ya ng terinte g rasi. Melaku ka n  peng ukura n   dan an alisi s  u n tuk mem bua t kesim pulan   Diag ram blo k  dari peng en dali ke cep a ta n motor indu ksi de nga n inverter PWM  dapat  dilihat pada  Gamba r  2.                                     Gamba r  2. Di agra m  blo k  si stem pen gen dali motor in d u ksi       Gamba r  3. Di agra m  Blok P e mban gkit Si nyal UPWM     Pem b angki t   sinyal UP WM  Ber b asis FPGA    R a ng kai a n   Pen gge ra k     In verte r  satu   fasa   Sum b er  Tega nga n   D C  Tin gg i MO TO R   1 Φ     MO TO R   1 Φ   Evaluation Warning : The document was created with Spire.PDF for Python.
                                   ISSN: 16 93-6 930     TELKOM NIKA   Vol. 5, No. 2,  Agustus 2 007 :  92 - 99   96 Penelitian ini  memanfaat kan FPGA Altera ACEX1K  seba gai ke mudi inverte r  satu fasa  UPWM. Se ca ra ga ris  be sa r, rang kaia n p e mban gkit   si nyal UPWM ini dibagi m e n j adi 7 unit p o k o k   pembe ntuk rang kaia n (Ga m bar 3). B agi an-b agia n  terseb ut ad a ya ng terdiri  da ri  su b b agian  d an  ada ba gian -b agian yan g  tersendi ri. Berikut ini a dal ah bagi an-ba gian pem ben tuk pem bang kit   sinyal  UPWM:  1.  Unit pemb agi  frekue nsi   2. Unit  de kod e r  alamat   3.  Unit pemb a n g kit sinyal  sin u soi da/refe re nsi   4.  Unit pemb a n g kit sinyal  se gitiga/pemb a w a   5.  Unit inde ks modula s i   6 .  U n it  p e m ba nd in g  7. Unit  pen und a     3.  HASIL D A N  PEMBA HAS AN   3.1. Pengamatan  Hasil Simulasi  Simulasi dila ku kan de nga n mema su kkan data fre k uen si dan i nde ks mo dul asi ke  pemba ng kit UPWM  untu k  men getah u i  bentu k   si n y al UPWM  yang dih a sil k an pa da ind e ks  modula s i da n  fre k u e n s i  t e rtentu. Leb ar pul sa UP WM dap at  di atur  m e lalui   set  p o int  inde ks   modula s i da n  nilainya berubah  secara signifi kan  terhada p varia s i  indeks mod u lasi. Frekue nsi  fundame n tal yang diha silkan su dah sesu ai dapat  diatur mela lui  set point  frekue nsi y ang   diberi k a n . Ga mbar 4  men unju k kan  ha sil simul a si  pe mbang kit  sin y al UP WM d enga n fre k u e n si   50 Hz se rta inde ks mo dul asi 0,96 875.       Gamba r  4. Simulasi p e mb ang kit sinyal  PWM satu fa sa de nga n IM=0,96 875     3.2. Pengamatan  Keluar a n  Pada Pin FPGA          Gamba r  5. Sinyal Tunda V G1  dan V G4                           Gambar 6. Sinyal Tunda V G1  dan V G4     Ha sil pe nga matan  kelua r an pa da pi n  FPGA dida pat setel ah  kepi ng FPG A  Altera  ACEX1K50T C14 4 -3 di ko nfigura s i. Pe ngamata n   terse but dima ksud kan u n tuk men geta hui   apa kah pa sa ngan sinyal p e mban gkit UPWM  ad a  ya ng sempat  “O N”  bersam a a n  atau tida k,  dan   apa kah t r an si si “ON-OF F”  pasang an  sin y al pemb ang kit PWM  be rhasil  dibu at tunda. Kel uaran   pada  G e ne ral Pu r p os e I/O  Pin  ad alah  pulsa V G1 , V G2 , V G3 , dan V G4 ,  serta sinyal kelu aran  V  Evaluation Warning : The document was created with Spire.PDF for Python.
TELKOMNI KA   ISSN:  1693-6930  ■     Pengen dali M o tor Indu ksi S a tu Fasa Den gan Inverte r  UPWM … … (  Jo ko Purwa n to)  97 positif, V negatif. Keluaran-kel uaran tersebut  diharapkan mampu mewa kili logika yang tel a h   terko n figu ra si   ke dalam keping FPGA   telah  b e rjal an sepe rti yang dii ngin k an. Terli hat  dari  Gamba r   5 -  9 bah wa  pa sanga n si nyal  salin g b e rke balikan d an t e rda pat tun d a  pul sa  anta r a   pasang an  sin y al, tunda  pul sa ya ng  ditan g ka p ol eh o s il oskop  sebe sar 7,5  µs,   se hingg a  kelua r an   terse but su da h dapat dium pan kan  ke pe ngge ra k inverter.                          Gambar 7. Sinyal Tunda V G2  dan V G4                             Gambar 8. Sinyal Tunda  V G2  dan V G3           Gamba r  9. Sinyal  V positif  dan V negatif       3.3. Hasil Ke luaran Peng gerak Inv e rter  Pengam atan  dilakukan ha nya pada ma su kan d an ke luara n  pen gg era k  inverte r . Titik A  seb agai ma suka n ke p eng era k  inverte r  memiliki teg a ngan in put se besar 1,5 V d an titik I seba gai  keluaran memiliki kel u aran se besar 7,2 V (Gambar 10).         Gamba r  10.  Pengam atan  Sinyal pada T i tik A dan I      Evaluation Warning : The document was created with Spire.PDF for Python.
                                   ISSN: 16 93-6 930     TELKOM NIKA   Vol. 5, No. 2,  Agustus 2 007 :  92 - 99   98 3.4. Hasil Ke luaran Inv e rter  Ha sil kel u a r a n  pada i n vert er telah di uji  deng an be be rapa M O SFE T  antara lain  IRF 540,  IRF 640 da n SK 727. Tetapi diantara ke tiganya  dala m  penelitian i n i mengg una kan MOSFET  SK  727 yang me miliki V ds se be sar 800 V da n I ds  sebe sar 2,5  A  Pengu ku ran  pada m o tor i ndu ksi  satu f a sa  dila kukan  pada  kelu ara n  inverte r . Ga mbar  11    Gamba r  13  meru pa kan  hasil pe nga matan dari  kelu ara n  inverter untu k  tegan gan de ngan   mengg una ka n  frekuen si sebe sar 50 Hz  serta  i nde ks  modula s i 0,9 6875. G a mba r  14 m e ru pa kan  hasil p eng am atan da ri kel uara n  inverte r  untu k   arus  satu fa sa de ngan m eng g una kan freku ensi   seb e sar 50  Hz se rta inde ks modul asi 0, 9687 5.             Gambar 11.  Sinyal Keluaran Te gan ga n                           Gamba r  12. Sinyal Keluaran Tega nga n         Inverter, Pada F=50 Hz d an IM=0,96 8 75                         Inverter, Pad a  F=5 0  Hz da n IM=0,781 2 5           Gamba r  13.  Sinyal Keluaran Tega nga n    Iverter, Pada  F=50  Hz dan  IM=  0,3125           Gamba r  14.  Sinyal Keluaran Aru s  Inverter   Pada F=5 0  Hz d an IM=   0,9687 5       Berda s a r kan  pada h a sil p engam atan d i atas te rlih at bah wa si nyal pemban gkit  UPWM   yang diump a n ka n ke inve rter dapat be kerja de nga n baik. Men ggu nakan fre k ue nsi 50 Hz terli hat  bah wa anta r a  settingan p a da  Softwere  dan settingan  pada  dip s wit c h  suda h me nunju k kan ha sil  yang sa ma yaitu pada fre k ue nsi 5 0  Hz sehin gga  d a pat lang sun g  dicatu ka n pa da motor in d u ksi  s a tu fasa.    3.5. Kecep atan Motor Ind u ksi Satu Fa sa   Pengujia n unj uk kerja  siste m  dilaku ka n melalui du a cara yaitu pen gujian p ada freku e n s i  tetap, penguji an pad a freku ensi b e ru bah.   a. Pengujian Pada Freku ensi Tetap   Gamba r  15  dan 16 me rupa kan  kurv a ke cep a tan  motor indu ksi satu fa sa  terhad ap  peru bah an in deks mo dula s i da n kurva  tegang an terhada p   ting kat  inde ks ya ng  men c atu mo tor  Evaluation Warning : The document was created with Spire.PDF for Python.
TELKOMNI KA   ISSN:  1693-6930  ■     Pengen dali M o tor Indu ksi S a tu Fasa Den gan Inverte r  UPWM … … (  Jo ko Purwa n to)  99 deng an fre k u ensi 50  Hz.  Dari  ked ua  gamba r ini, peng ubah an  inde ks mo dul asi tida k dap a t   dijadi kan  cara untuk me ng atur ke ce pata n  motor.         Gamba r  15.  Kurva tingkat inde ks  terhad ap ke ce patan  motor (rpm)            Gamba r  16.  Kurva inde ks modula s i terh adap teg ang a n  (Vrm s)      b. Pengujian Pada Freku ensi Ber uba h          Gamba r  17.  Kurva ke ce pa tan putar mot o r terh ada p p e rub aha n fre k ue nsi     KUR V A  K E CE P A T A N T E RH ADAP  T I NG KAT  I N D E KS 0 0 0 0 0 0 0 0 0 0 0 14 2 9 14 2 9 14 2 9 14 2 9 14 2 9 14 51 14 51 14 51 14 51 146 0 146 0 146 0 146 0 146 4 146 4 146 4 146 4 146 6 146 6 146 6 146 6 0 20 0 40 0 60 0 80 0 10 00 12 00 14 00 16 00 0 1 2 3 4 5 6 7 8 9 10 1 1 1 2 1 3 14 15 16 1 7 18 19 20 2 1 2 2 23 24 2 5 2 6 27 28 29 3 0 3 1 Ti n g k a t  I nde k s  k e - RP M Ke c e p a t a n  ( R P M ) KU RV A   T E G A N G AN T E RH ADA P  I N D E KS 0 0 0 1 7 1 7 1 7 1 7 3 4 3 4 3 4 3 4 52 52 52 7 0 7 0 7 0 7 0 8 6 8 6 8 6 8 6 10 3 10 3 10 3 10 3 11 8 11 8 11 8 11 8 52 52 0 20 40 60 80 100 120 140 0 1 2 3 4 5 6 7 8 9 1 01 1 1 21 31 4 1 5 1 6 1 71 8 1 92 02 1 2 22 3 2 42 5 2 62 7 2 82 93 0 3 1 T i n g ka t  I n d eks  ke- Vr m s Vr m s Evaluation Warning : The document was created with Spire.PDF for Python.
                                   ISSN: 16 93-6 930     TELKOM NIKA   Vol. 5, No. 2,  Agustus 2 007 :  92 - 99   100 Berda s a r kan  hasil pen g a matan pa d a  penguji a n  dengan freku e n s i tetap, hasil  peng ukura n  memp erlih a t kan  bah wa  ke ce patan  motor sulit diatur.  Gu na me nda p a tkan  ke cep a tan m o tor se ca ra si gnifika n, pen elitian  dilanjut kan de nga n mengu bah freku e n s i. Gambar  3 meru pa ka n kurva  ke cepatan moto r terha dap  peru bah an   freku e n s i. Pengamata n  p ada  freku e n s i  1-3  Hz m o tor b e lum  berputa r , da n m o tor  baru  b e rp uta r  mul a i  pada  fre k ue nsi  4   Hz.  Pada fre k ue n s i  5-9  Hz, ke cep a tan moto r berputar d a n  halu s  (Ga m bar 17 ).       4. SIMPU L AN  Berda s a r kan  pada h a sil  si mulasi, p eng amatan d an  peng ujian p a da ra ncang a n  si stem  yang dibu at, maka d apat d i simpul ka n se bagai b e ri kut :  1.    Pemban gkit sinyal UP WM  yang di  downl oad  pa d a  FPGA dap at berjala n sesu ai deng an   yang di harap kan.  Leb ar p u lsa   UP WM dapat diatur melalui  set  p o int   ind e ks m odula s i dan  nilainya b e rubah  se ca ra sig n ifika n  terha dap  variasi  ind e k s mod u la si . Fre k ue nsi  fundame n tal yang diha silkan dap at diatur melal u i  set   point  fr e k ue ns i  2.    Kecep a tan p u tar motor in duksi sat u  fasa dap at diatur melalui  set t ing  indeks m odula s i dan   fr e k ue ns i.  3.    Pemban gkit  sinyal UP WM yang diran c an g deng an  variasi fre k u ensi 0 - 50  Hz dan inde ks  modula s i 0 - 3 1 , dapat men gatur kecepat an motor p a d a   rang e  369 -1466 rpm.       DAF TA R PU STAK A   [1].  Irwin,  J . D.,  “ Industrial Electronic s  Han dbook “, CRC Press  and I EEE Press ,  Boc a   Raton,   Florid a, 1997.   [2].  Mohan,  N., Und e land, T . M., and Ro bbin s , W.P., “ Po w e r Electro nics, Conv erters,  Applica t ions , and Design “, Secon d  Edition, John  Wil e y & Sons, Singap ore, 19 9 5 .  [3].   Ras h id, M. H., “ Po w e r  Electro nic  Circuit, Dev i ce s An d  Aplication ”, Se cond Editio n,   Prentices-Hal l International  Inc., London, 1993.   [4].  Sutikno, T da n Wido do, N. S., “ Sistem Pembangkit  Pulsa PWM  Sinusoida Pada Inv e rter   Pengend ali Kec e pa tan  Motor  Serv o Du a Fa sa “, Semina r  n a sio nal, Sem i nar Si stem   Tenaga List ri k III (SSTE III), Tekni k  Elektro, ITS, Surabaya, 2002.   [5].   Sutik no, T., “ Peran cang a n Paket  Ke mudi In v e rter Satu F a sa UP WM, SPWM dan  MSPWM Pad a  Chip  Tung gal Ber b asis  FPGA “,  J u rn al Tra n si st o r ,  E d isi  De sem ber,  V o l.   6   No. 2, FTI-Un i ssula, Semarang, 200 5.  [6].  Sutikno, T., dan Mu chl a s,  “ Perancangan Paket Sin y al  Pembangkit UP WM dan SPWM  untuk Inv e rter Satu Fasa  Berbasis FP GA “, Jurnal T e kn oin, Edisi  Dese mbe r , Vol. 9 No. 4,    FTI-UII, Yogyakarta, 2004.   Evaluation Warning : The document was created with Spire.PDF for Python.