ISSN: 1693-6 930                                                       17      Pengen dali K e ce patan Mot o r Indu ksi 3 F a sa  Den gan  ……(T o le Sut i kno )   PENGENDALI KECE PATAN MOTOR INDUKSI 3 FASA  DENGAN INVERTER MODULA SI LEBAR PULSA SERAGAM  BERBASIS FPGA ACEX1 K      Tole Sutikno   Cente r  for Electri c al Engi n eerin g Re se a r ch a nd Soluti on (CEE RS)  Program Studi Tekni k  Ele k tro Fa kulta s   Tekn ologi Ind u stri Universit a s Ahma d Da hlan   Kampus III Jl. Prof. Dr. Soepomo, Janturan, Y ogyakarta 55164, Tel p . ( 0274) 379418 psw 220,   Fax. (0274 ) 3 8152 3, e-mail :  tholes20 00 @yaho o.co m ,  tole@ee.ua d.ac.id        A b st r a ct  The m a jor di sad v a n tage o f  pulse  width  m odulati on g enerating b y   m i crocontroll er is th at    the pro c e ss  com p leted in  a longer p e r iod an d  slo w er  system  respon se the n  FPGA based  system , whil e if based on  DSP is  its insufficiency in t he  case of fl exibilit y  and reliability.  S p eed   dem and will  operate for  a nd pe rform a n c e the  relia bl e co ntrolle r p u sh es fo r the  im plem entati on  of evo c atio n  of PWM si gn al at FPGA. This  re se a r ch aim  to desi gn an d to im plem ent a de vice  with unifo rm  pulse wi dth  m odulation b a se d on FP G A   Altera ACE X 1K as d r ive  inve rter to  co ntrol  the rotational  sp eed  of  a t h ree  ph ase i ndu cti on m o t o r.  De sign  st age  of im ple m enting a  UPWM  sign al gene ra ting system  started from  desig n ent ry, com p iling, simulation and  verificatio n , an d  hard w a r e  co nfiguratio n  a t  FPGA Altera  ACEX1 K50TC144 -3  de velo pm ent system  with    MAX+Plus II  10.2 Ba seli ne softwa r e.  At this re sea r ch, th ree  ph ase i n verte r   circuit de sig n e d   usin g MOSF ET SK727  wi th DC inp u t  voltag e 3 10  V. Inverte r  o u tput then  lo aded  with  a t h ree   pha se in du ction m o tor Y2   712-4, 37 0W/ 380V, 50 Hz  m odel. Re sul t  of this  re sea r ch  indi cate  that  the gene ratin g  of UPWM  sign al de sign  can be  im pl em ented in the form  of hard w a r ed lo gi c at  FPGA Altera  ACEX1K50 T C14 4 -3 de velopm ent sys tem ,  and a pplicable to   drive in ve rter as  rotational  spe ed co ntrolle r  of a three ph ase in du ction  m o tor. Speed reg u lating f unctio n  of this  system  wa s i m plem ented by m odulatio n inde x an d  frequ en cy  sett ing. At this re sea r ch, syste m   have be en te sted  at settin g  freq uen cy 1 0 -50  Hz  with   the variatio n  of m odulation  inde x, an d  yi eld  a rang e of ra nge  458 -14 6 8  rpm  using T h ree p h a s e M o tor m entione d abo ve.     Key w ords :  UPWM, FPGA, ACEX1K, Inverter, Th ree p hase indu ctio n m o tor      A b st r a k  Keku ran gan  pem bang kita n si nyal m o d u lasi  leba r p u l sa  (Pul se  Wi dth Mod u latio n , PWM)  deng an m i kroko n trole r  ad alah proses yang lam a  dan respon s si stem  yang lam bat, sedan gka n   jika de nga n DSP ke ku ran gann ya a dal ah dalam  hal  fleksibilita s   dan reabilita s . Tuntutan a k an  ke cep a tan  operasi  da n unj uk kerja  pen ge ndali  ya ng  han dal  m endoro n g  untu k   m engim p lementasi k a n  p e m bangkita n  sinyal  PWM pada FP GA. Penelitian ini bertu juan   m e rancang   dan m engim p lem entasi k a n  ran c ang an  pem bang kit  sin y al  m o d u lasi  leb a r  p u lsa   seragam  (Un i form  Pulse Width Mo dul ation,  UPWM ) berba sis F P GA Altera ACEX1K seb aga i   kem udi in ve rter u n tuk  m engendali k an kecepata n  putar m o t o r ind u ksi 3  fasa. Tah a pan  pera n cang an  pem bang kit  sin y al  UP WM dim u lai  dari m e m a su kkan  ran c anga n, kom p ilasi,  sim u lasi d a n  ve rifika si,  dan  konfi gura s i  se ca ra perang kat  ke ras pad a FPGA Altera  ACEX1K50T C14 4 -3  de ng an p e rang kat  luna k MAX+Plus II 1 0 .2  Baselin e. Pa da p enelitia n  ini  rang kai an i n verte r   3 fa sa diran c an g  m enggun akan M O SFET  SK727  de ngan  tega ng an   m a sukkan  DC se be sa r 3 10 V. Ha sil kelu ara n  in verter te rsebu t selanjutn y a  dibeba ni m o tor  indu ksi  3 fa sa m odel Y2  712-4, 37 0W/380V, 50 Hz.  Ha sil p enelit ian ini m e n u n jukka n  ba h w a  pem bang kit sin y al UP WM yang di ra nca ng da pat  diwuju dkan  dalam  bentu k  hardwared  logic   pada si stem  FPGA ACEX1K, dan dapat digu n a ka n untuk m en-drive inve rter seb agai  peng endali  kece patan  put ar m o tor i ndu ksi  3 fa sa. P engatu r an  ke cep a tan m o tor in du ksi  3 f a sa   yan g  di ran c a ng d apat dil a ku kan  m e lalu i setting  inde ks m odula s i  dan frekuen si . Pada p eneli t ian  ini, sistem  telah diuji pa d a  setting fre k ue nsi 1 0 -5 0  Hz de nga n vari asi in de ks m odulasi,  dan  dapat m engat ur ke ce patan  m o tor induksi   3 fasa pad a rentang 4 58-1 468 rpm .     Kata kunci :  UPWM, FPG A , ACEX1K, Inve rter, Moto r Induksi 3 Fa sa   Evaluation Warning : The document was created with Spire.PDF for Python.
                                 ISSN: 16 93-6 930     TELKOM NIKA   Vol. 5, No. 1,  April 2007 :  17 - 26   18 1. PEN DA HU LU AN  Sistem pe ng endali an kecepatan m o to r indu ksi 3 f a sa m e me rlu k an  catu d a ya AC   deng an be sa r tegan gan  dan fre k u e n s i tertentu. M o tor ind u ksi  ini mema ng  memiliki te kn ik  peng endali a n  yang l ebih  rumit  diba nding ka n d e ngan  moto r DC, na mu n karena  fa ktor  ke sed e rh ana an dan mu ra hnya biaya p e ra watan m e nyebab ka n jenis moto r ind u ksi ini bany ak  dipa kai bai k d ilingkunga n in dustri m aup u n  dirum ah tan gga [1], [3], [6 ].    Metode pali n g efisien unt uk men gatur t egangan/freku e n s i kelu aran inve rter adalah   deng an mem a su kkan p e n gatura n  mod u lasi le bar  p u lsa  ( Pulse Width  Mo dul ation , PWM) k e   dalam invert er. Teknik y ang umu m  digun akan di antara n ya d enga n modu lasi leba r pu lsa  seraga m  se ragam  (Unifo rm  Pulse Width Modul ation, UPWM) . Inverter PWM ini dapat  mengg erakka n motor i ndu ksi  den gan p u taran ya ng  halu s  dan  re ntang yan g  lebar. Ke untu nga n   operasi  inve rter PWM  se bagai  teknik ko nversi  ad alah ren dah nya  di storsi harm oni k  p a da  tegang an  kel uara n . Selai n  itu tekni k   PWM sang at pra k tis d a n  eko nomi s  u n tuk dite rap k an  karena  sem a kin terse d ian y a komp one n  daya y ang m e mpunyai  wa ktu peny a k la ran sa ngat  ce pat  [5], [6] ,  [9].     Proses p e mb ang kitan si nyal PWM seca ra digi tal a k a n  meng ha silkan unju k   kerj a siste m   yang lebih b agu s diban di ngkan pem b ang kitan se cara an alog karen a  tidak terpe nga ruh  oleh  dera u , tetapi  memp unyai  tingkat  kerumitan l ebih  tinggi. Sel a ma i n i p e ngen dalian   dan   pemba ng kita n si nyal P W M dila ku kan   mengg una ka n mi kro k o n troler atau  DS P ( digital  si g nal  pro c e ssi ng ). Keku ran gan  pemba ng kita n den gan mi kro k o n trol er  adala h  prose s  yang l a ma  dan   respon s si ste m  yang lamb at, sementa r a jik a den ga n DSP kekuranga nnya ad alah dala m  hal  fleksi bilitas  dan reabilitas. FPGA ( Fiel d  Program m a ble Gate A r ray ) dap at  me njadi solu si  a t as  ke kurang an  mikrokontrol e r dan DSP [1] ,  [2], [4],  [7],  [9].      2 t t 2 2 t 2 t t 2 m 2 2 2 t t fc 1 2 2 t t t t 2 2 t     Gamba r  1. Prose s  pem ban gkitan  sinyal  UPWM     FPGA da pat  digu na kan  untu k  m e n g impl em enta s ikan  si stem  ko mbina s io nal d an  se kue n si al b e rkecepata n   tinggi de nga n leba r bit d a ta tidak terb atas. Hal ini  membu a t FPGA   Evaluation Warning : The document was created with Spire.PDF for Python.
TELKOMNI KA   ISSN:  1693-6930  ■     Pengen dali K e ce patan Mot o r Indu ksi 3 F a sa  Den gan  ……(T o le Sut i kno )   19 mampu m e la ku kan  ope ra si denga n ting kat kepa ralel an tinggi yan g  tak mu ng ki n dilakukan o l eh  mikrokontrol e r dan DSP [7] ,  [8], [9],  [10].  Prinsi p kerja  pemba ng kitan si nyal UPWM  ad alah  mengatu r  l ebar  pul sa p engg era k   MOSFET pa da inverte r  d a lam satu p e riod e mengi kuti pola me mori si nyal  refer e ns i . Sinyal   refer e n s i  den gan fre k ue nsi  f m  dan amplitudo maksim um A r  s e b aga i  refer e n s i  d i guna ka n unt uk  memodulasi sinyal  car r ie r  (pem ba wa),  frekuen si m e mori  sinyal  car r ie r  ha ru s lebih ting gi  dari  pada  sinyal p e modul asi (si n yal  refer e n s i ). Jika  sinyal  referen s i digu nakan sebag ai pemod ula s i,  maka  si ny al  refer e ns i   pen g gera k  M O SF ET (G 1  -  G 6 )  pada i n verte r  UPWM 3 fa sa be rturut -turut  sep e rti ya ng  ditunju k kan  pad a  Gam bar 1.   Proses pem ban g k itan sinyal  UPWM   de ng an  mengg una ka n tiga bu ah  si nyal  refe ren s i  dan  satu b u ah  si nyal  carr ier  dila ku kan   pemba ndin g a n   amplitudo  an tara  sinyal  c a rri er   den gan   si nyal  referens i . Sinyal   peng gerak a k an  diba ng kitkan   apabil a  am pl itudo   sinyal   refe ren s i  l e bih b e sar da ri p ada  ampl itudo  sinyal  car r ie r . Ma si ng- masin g  sinyal  pengg era k  di guna ka n untu k  penya k la ra n sehi ngg a di perol eh si nya l  UPWM.     Besa r in de ks modul asi  di tentuka n  ol e h  pe rba ndin gan  amplitud o ma ksi mum  sinyal   refer e n s i  (A r ) deng an  am plitudo m a ksi m al si nyal  c a rri er  (A c ). I nde ks mod u l a si  dirum u skan   seb agai b e ri kut:  M =  c r A A     (1)     dengan    M  = Indeks modulasi   A r    = Amplitudo sinyal  refer ensi  maksimum     A c   = Amplitudo sinyal  c a rri er  mak s imum    Indeks m odul asi a k a n  me n entukan le bar pulsa  teg ang an kelua r an  rata-rata dal a m  satu   perio de. Se makin  be sa r inde ks mo d u lasi, m a ka l ebar pul sa  tegan gan  rata -rata  dala m   satu  perio de a k an  sema kin b e s ar. L eba r p u lsa d a lam  satu perio de t e rga n tung d a r i be sar in de ks   modula s i,  se hingg a b e sar tegan gan  ef ektif yang  dih a sil k an  invert er j uga  ditent uka n  ol eh  be sar  inde ks mo du lasi.  B e sa rn y a  V rms  keluaran inve rter diatur de ng an meng uba h nilai inde ks  modula s i  (M). Pola pul sa  UPWM  yang  terbentu k  j u g a  terg antun g  pada  pe rban dinga n f c  dan  f m   yang  dinyata k an seb agai m f   denga n ru mus  seba gai  beri k ut:    M f   =  m c f f  (2)     Pada UP WM  sin k ro n, M f  ad alah bila nga n  bulat. UPWM sin k ron ini  mempu n yai h a rmo n ik  lebih kecil d a r i pada  UPWM tak sin k ron .  Nilai M f  me nentu k an  keh a lusan be ntu k  memo ri si n y a l   referensi yang akan diha si lkan. Pemilihan nilai  M f  dise suai ka n de ngan rentan g  freku ensi  sin y al  UPWM  ya ng diingin k an da n  kem a mpu a n   kom pon en sa klar ele k tro n ik  yang digu nakan.  Sema kin  besar nilai M f   aka n  sem a ki n mengu ra ngi  frekue nsi h a rmoniknya.      2.   METODE PENELITIAN  Diag ram  kota k da ri pe nge ndali  ke cep a tan moto r ind u ksi 3 fa sa d enga n inverte r  UP WM   berb a si s FPG A  sepe rti yang ditunju k kan  pada Gam b a r  2.        Gamba r  2.   Di agra m  kota k  peng endali m o tor indu ksi 3  fasa   Evaluation Warning : The document was created with Spire.PDF for Python.
                                 ISSN: 16 93-6 930     TELKOM NIKA   Vol. 5, No. 1,  April 2007 :  17 - 26   20     Peran c a nga n  pemban gkit  sinyal UP WM  menggu na kan pe rang kat  lunak  MA X + P L US  II  10.2 Base Lin e  seba gai pe mbuat, peng kompila si, pen simula si, dan  pemrog r am a n  ran c an gan  ke  IC FPGA. Pa da pe nelitian  ini ran c a nga n  ran g kaian  p e mban gkit  si nyal UP WM  dibagi m enja d i 7   unit utama (G amba r 3), yaitu:  a.  Unit pemb agi/pen gatur f r ekuen si   b.  Unit pencaca h  alamat   c.  Unit pemb ang kit memori sinyal  refe re nsi   d.  Unit pemb ang kit memori sinyal  ca rri e r   e.  Unit indeks modul asi/p engali   f.    Unit pemb andin g  ( kom parato r )  g.  Unit penu nda (d ead tim e )          Gamba r  3.   Di agra m  kota k rancang an pe mbang kit siny al UPWM 3 f a sa       3.  HASIL D A N  PEMBA HAS AN   3.1.    Simulasi Rancan gan  Pembangkit UPWM p a da Peran g kat Lun ak   MAX+ PLUS   Bas e Line         Gamba r  4.  Hasil sim u la si rancang an pe mbang kit siny al UPWM 3 f a sa   Evaluation Warning : The document was created with Spire.PDF for Python.
TELKOMNI KA   ISSN:  1693-6930  ■     Pengen dali K e ce patan Mot o r Indu ksi 3 F a sa  Den gan  ……(T o le Sut i kno )   21 Simulasi  pe mbang kit  sin y al UP WM  3 fasa dil a kuka n d eng a n  mem a sukkan d a ta  freku e n s i d a n  data i nde ks mo dula s i  ke pem bang ki t UPWM  unt uk m eng etah ui bentu k   sin y a l   UPWM yan g  diha silkan pa da inde ks mo dula s i dan freku e n s i terte n tu. Gamba r  4 menunj ukkan  hasil  simula si  pemba ng kit sinyal UP WM  denga n fre k uen si 50  Hz  dan ind e ks m odula s i sebe sar  0,7812 5. Ha sil simula si m enunj ukkan  b ahwa seca ra  simulatif, pe mbang kit  sin y al UPWM y ang   diran c a ng tel ah se su ai de ngan teo r i (G amba r 1),  se hingg a dap at dilanjut kan  ke  tahap  ha rd w a re  logic .    3.2.  Kon f igurasi  Ranc anga n  Pembangki t  UP WM da lam Wujud  Hard ware L ogic  FPGA  ACEX1K  Karen a  ha sil  simula si tela h menunj ukkan ha sil yan g  se suai, ma ka taha p sel anjutnya  adala h  konfi gura s i  ran c a ngan  pem ba ngkit  sinyal  UPWM  dal a m  wuj ud  hardwa r e l ogi c  FPGA  ACEX1K  da n men gamat i ha silnya d enga n ba ntu an  Digital S t orage  O scil o scop e . Hasil  peng ujian sin y al  kelu ara n  ran c an gan p e mban gkit si nyal  UP WM dalam wuju d   hardwa r e l o gic   FPGA ACEX1K  dima ksud kan  untu k  m e masti k an  ba hwa  ran c a n g an pem ban g k it sinyal  UP WM  sud ah se su a i  dengan te ori (G amba r 1) dan unt uk men geta hui apa kah  pasang an si nyal  pemba ng kit UPWM  ada y ang “ON” be rsama an ata u  tidak, apa ka h tran sisi  “O N-OFF”  pa sa ngan  sinyal pem ba ngkit UP WM  berh a sil di bu at tunda   ( d ead  time ).           Gamba r  5. Keluaran Sinya l  V G1  dan V G6       Gamba r  6. Sinyal Tunda V G1  dan V G6         Gamba r  7. Keluaran Sinya l  V G3  dan V G2       Gamba r  8. Sinyal Tunda V G3  dan V G2         Gamba r  9. Keluaran Sinya l  V G5  dan V G4       Gamba r  10.  Sinyal Tunda  V G5  dan V G4   Evaluation Warning : The document was created with Spire.PDF for Python.
                                 ISSN: 16 93-6 930     TELKOM NIKA   Vol. 5, No. 1,  April 2007 :  17 - 26   22 Berda s a r kan  Gamba r  5,  7 ,  dan 9 te rlih at bah wa  kel uara n  p e mba ngkit  sinyal  UPWM   untuk l enga n  atas d an ba wah telah  salin g berke bali k a n , sed ang kan  berd a sarkan  Gamba r  6, 8 ,   dan 10 ya ng  diperoleh d a r i pem besara n  ( zoom ing )  Gamba r  5, 7 ,  dan 9 da pa t dilihat bah wa  antar  kelu ara n  pemb ang kit  sinyal le ngan   atas d an b a h w a tela h terd apat tund a ( d ead tim e ) pul sa   seb e sar 7,5  µs sesuai ya ng diha ra pka n . Berda s a r kan Gam b a r  5 sam pai d e ngan 1 0 , ma ka  kelu ara n  pe mbang kit si n y al UPWM  berb a si s FP GA ACEX1K diguna ka n  untuk m en- dr iv e   rang kai an pe ngge ra k inverter ( ele c tri c  drive ).     3.3.  Rang kaian   Pengger ak I n v e rter den g an  Kemudi  Pembang k it Sin y al UPWM  berba s is  FPGA ACEX 1K  Ran g kaian p engg era k  inv e rter  dima ksudkan untu k   menai kkan le vel teganga n  ke level   tegang an ya ng d apat m e n- dr ive   MOS F ET  SK727 dan se bagai  pengi sola si a n tara FPGA dan  rang kai an in verter 3 fa sa. Hasil  pen gamatan  pa da input ran g kai an pe ng gera k  (kel ua ran  ran c an gan p e mban gkit si nyal UPWM  dalam wujud   hard w a r e lo gic ) dan kelu aran ran g kai a n   peng gerak di tunjukka n pa da Gamb ar 1 1 . Hasil da ri peng amatan  terse but tela h se suai de n gan  karakte r i s tik  MOSFET SK 727 yang me mpunyai tega ngan b a tas (V TH ) antara 2, 5-15 V.         Gamba r  11.  Ha sil pen gam atan ran g kain  pengg era k  in verter      3.4.  In v e rter UP WM 3 Fas a  Berb asis FP GA ACEX1 K  Pada G a mba r  12, 1 3  da n  14 ditunj ukka n ha sil  pe nga matan d a ri  ke luara n  inve rte r  3 fa sa   untuk tega ng an  RS, ST  d an T R   den ga n  setting  frekuen si  seb e sa r 5 0   Hz d an i nde ks mo dul asi  0,7812 5, se d ang kan  Gam bar 1 5 , 16 d a n  17 me rup a kan ha sil pe ng amatan d a ri  keluaran inve rter  untuk  arus fa sa  R, fasa  S dan a r u s  fa sa T de nga n  mengg una ka n fre k ue nsi  5 0  Hz da n ind e ks  modula s i seb e sa r 0,781 25 . Berdasarka n hasil pe ng amatan terse but terlihat b ahwa terda p a t  perg e seran fase  seja uh 1 2 0 o  pada teg anga n RS, ST dan TR. Hal terse but m enunj ukan ba hwa   pemba ng kit yang diu m pan kan  ke inve rter da pat  be kerja d enga n  baik, sehin g g a  dapat di be bani  motor induks i 3 fas a .        Gamba r  12.  Sinyal kelua r an tegan gan  inverter  RS dan ST       Gamba r  13.  Sinyal kelua r an tegan gan  inverter ST d an TR      Evaluation Warning : The document was created with Spire.PDF for Python.
TELKOMNI KA   ISSN:  1693-6930  ■     Pengen dali K e ce patan Mot o r Indu ksi 3 F a sa  Den gan  ……(T o le Sut i kno )   23     Gamba r  14.  Sinyal Keluaran Tega nga n   Inverter T R  d an RS       Gamba r  15.  Sinyal Keluaran Aru s  Inverter  Pada Fa sa R        Gamba r  16.  Sinyal Keluaran Aru s  Inverter  Pada Fa sa S      Gamba r  17.  Sinyal Keluaran Aru s  Inverter  Pada Fa sa T       3.5.  Pengend ali Kec e pa tan  Motor In duk si 3 Fa sa d e ngan Inv e rte r  UP WM  Ber b asis FPG A   ACEX1K  Pengujia n u n juk  ke rja  si stem dila ku kan de ngan  dua  cara, yaitu pen gujia n pad a  freku e n s i tet ap d an i nde ks mo dula s i  beru bah,  se d ang kan  pe ng ujian  ke dua   pada  fre k ue n s i  beru bah  dan  inde ks m o d u lasi teta p (p enguji an pa d a  frekuen si d an inde ks m odula s i be ru bah   belum dila ku kan).     a.  Pengujian Pada Frek uen s i Tetap da n indeks mod u lasi beruba h      Ha sil pen guji an tegan gan  kelua r a n  in verter (diu ku r pad a satu fasa)  dan  ke cep a tan   motor i ndu ksi tiga fa sa  p ada  s e tting  f r ekuen si  teta p (50  Hz) d an in de ks m odula s i  beru bah   ditunju k kan p ada Tab e l 1.     Tabel 1. Teg anga n kel uaran inverte r  (di u ku r pad a sat u  fasa)  dan kece patan mot o r indu ksi tiga  fasa pa da  setting  freku e n s i  tetap (50 Hz) dan inde ks modula s i be rubah     No  Indeks  Modulasi  Tegangan   (Vol t)   Kecepatan  Mo to r  (r p m )  1 0,00000   0  0  2 0,03125   0  0  3 0,06250   0  0  4 0,09375   33  458  5 0,12500   34  458  6 0,15625   34  458  7 0,18750   34  500  8 0,21875   60  1390   9 0,25000   61  1393   10 0,28125   61  1395   11 0,31250   61  1395   12 0,34375   90  1443   13 0,37500   90  1439   14 0,40625   90  1438   15 0,43750   90  1438   16 0,46875   90  1438     No  Indeks  Modulasi  Tegangan   (Vol t)   Kecepatan  Mo to r  (r p m )  17 0,50000   119  1455   18 0,53125   119  1455   19 0,56250   119  1455   20 0,59375   119  1455   21 0,62500   147  1463   22 0,65625   147  1463   23 0,68750   147  1463   24 0,71875   147  1463   25 0,75000   175  1466   26 0,78125   175  1466   27 0,81250   175  1466   28 0,84375   175  1466   29 0,87500   198  1468   30 0,90625   198  1468   31 0,93750   198  1468   32 0,96875   199  1468   Evaluation Warning : The document was created with Spire.PDF for Python.
                                 ISSN: 16 93-6 930     TELKOM NIKA   Vol. 5, No. 1,  April 2007 :  17 - 26   24 Berda s a r kan  Tabel 1, d apat disajika n  ku rva teg anga n kel u a r an inve rter  terhad ap   peru bah an   ti ngkat inde ks  modula s i yan g  men c atu m o tor ind u ksi 3  fasa d eng an  freku e n s i 50  Hz  sep e rti  ditu nj ukkan   pa da Gamba r  18. Kurva  te rse b u t memp erlih atkan  kenai kan ting kat i n deks  yang dii k uti n a iknya te gan gan  kelu ara n   inverter. Ken a ika n  tega ng an be rda s a r kan ting kat ind e ks  dapat did e kati denga n  persam aan l i near y = 6,69 92x–4,75 6. Gamba r  1 8  terse but selain   mempe r lihat kan pe rsamaa n pend ekatan  linier jug a  m enunj ukkan  R 2  yang me rupa kan  koofi s ien   yang menu nj ukkan sebe ra pa dekat nilai  perki ra a n  pa da gari s  pen dekatan linie r terhada p nilai  hasil  pe rcoba an. Nil a i R 2  b e rki s a r   dari  0  sam pai  1, jika nilai te rseb ut sem a ki n d e kat  den gan  1   maka b e rarti bah wa nilai - ni lai pend ekat a n  mempu n yai  kesalah an yang sema kin  ke cil.     K u r v a  T e g a n g an  T e r h ad ap  T i n g k a t  I n d e k s 0 0 0 33 34 34 34 60 61 61 61 90 90 90 90 90 119 119 119 119 147 147 147 147 17 5 17 5 17 5 17 5 198 198 198 19 9 y  =  6.699 2x  -  4.756 R 2  =  0.983 0 50 10 0 15 0 20 0 25 0 012 3 4567 89 1 0 1 1 1 2 1 3 1 4 1 5 1 6 1 7 1 8 1 9 2 0 2 1 2 2 2 3 2 4 2 5 2 6 2 7 2 8 2 9 3 0 3 1 Ti ngk a t  I n de k s Vr m s T e gangan Li nea r ( T egan gan)   Gamba r  18.  Kurva tegan g an terha dap ti ngkat inde ks      Berda s a r kan  Tabel 1, juga  dapat disa ji kan kurva pe ruba han  ke cepatan puta r   motor in du ksi terhad ap   pe r u ba h a n   tin g kat  in de ks modula s i se perti  ditunj ukkan pad a   Gamba r   19.  Dari  kurva te rse but te rliha t  bah wa p e ru baha n setting inde ks m o dula s i tida k  mengh asil ka n peng atura n  yang baik p ada kecepat an puta r  motor indu ksi 3  fasa. Pada   inde ks m odul asi  ke 5 - 7 ke cep a tan puta r  motor  pad a  458 rpm da n pada i nde ks mod u la si  ke-7 lang su n g  naik tajam  pada ke ce p a tan  1390  rp m, dan untu k  sel anjutnya  kecepata n   putar m o tor  cen derung ti dak  meng ala m i peruba ha n yang  signifi kan, m e skipu n  tegan gan   yang men c at u motor b e ru bah de nga n signifi kan d a ri 34 V hingga  199 V (diu ku r pad a sat u   fasa)  sep e rti  ditunju k kan p ada Gam b a r  18.      Gamba r  19.  Kurva ke ce pa tan terhad ap  tingkat ind e ks modula s i   Evaluation Warning : The document was created with Spire.PDF for Python.
TELKOMNI KA   ISSN:  1693-6930  ■     Pengen dali K e ce patan Mot o r Indu ksi 3 F a sa  Den gan  ……(T o le Sut i kno )   25 b.  Pengujian Pada Frek uen s i Berub a h d a n indeks m odulasi te ta p   Pengujia n pe ngen dali kecepatan m o tor induksi  be rb asi s  FPGA selanjutnya dil a ku ka n   pada  s e tting  f r ekuen si b e ru bah d an ind e ks  modul asi t e tap. Pada p enguji an ini di guna ka n inde ks  modula s i tert inggi, yaitu 0.96875. Sam pel ha sil pen gujian d a ta peru bah an kece patan mo tor  indu ksi  3 fasa den gan fre k ue nsi  berub ah da n inde ks  mod u la si te tap se ca ra g r afis ditunj ukkan   pada G a mba r  20.        Gamba r  20.  Kurva peruba han kecepata n  motor ind u ksi 3 fasa p a d a   s e tting  fre k uen si beruba h   dan ind e ks m odula s i tetap  (0,968 75 )      Berda s a r kan   kurva  G a mba r  2 0 , kecepat an p u tar mot o r i ndu ksi 3  fasa  be ru bah   se cara  signifi kan da n linear terha dap pe rub a h an  s e tting  fre k ue nsi. De ng an demi k ian  inverter  UPWM  berb a si s FP GA ACEX1K  ini da pat dij a dika n  seb aga i pen gen dali  ke cep a tan  pu tar moto r i n d u ksi  3 fasa den g an perubah a n  kecepata n  putar mo to r indu ksi 3  fasa yang li near terhadap   peng atura n  freku e n s i (be k erja laya knya  algoritma p e ngen dali prop orsi onal ).       4. SIMPU L AN  Berda s a r kan  hasil d an pe mbaha sa n di atas, dap at dibuat ke simp u l an se bag ai b e rikut:  1.  Pemban gkit sinyal UPWM  3 fasa d apat   yang dira nca ng diwujud k a n  dalam b ent uk  ha rd wa re  logic   pad a si stem FPGA  Altera ACEX 1K50T C14 4 -3 dan  dap at  digun akan u n t uk me n- dr iv e   inverter  seb a gai pen gend a li kecepata n  putar moto r indu ksi 3 fa sa .  2.  Pemban gkit sinyal UPWM  yang di- down l oad  pa da  sistem FPGA Altera ACEX1K 50TC144 -3   dapat be rjala n   sesuai den gan  ya ng dih a rap k a n .  L e b a r pul sa UP WM dap at  di atur  m e lalui   set   point  in de ks mod u lasi  d an nil a inya  beru bah  secara  sig n ifika n  terhada p  variasi  ind e ks  modula s i d a n  frekuen si  fundame n tal  yang diha silkan  dapat  diatur m e lal u i  set poi nt   fr e k ue ns i.  3.  Kecep a tan  p u tar m o tor in duksi  3 fa sa  dap at di atur melal u i  s e tting  in de ks m odula s i  dan   freku e n s i. Sistem telah  diuji pad a setting frekue nsi 1 0 -5 0 Hz de nga n varia s i ind e ks  modula s i, da n dapat men gatur kecepa tan put ar mo tor indu ksi 3  fasa pad a rentang 4 58- 1468 rpm yan g  linear te rha dap pe rub a h an inde ks mo dula s i.  4.  Setting  freku ensi l ebih  be rpen ga ruh te rhad ap  perub ahan  ke ce pa tan motor in duksi 3  fasa  dari pa da  setting  inde ks modula s i.       UC APA N  TE RIMA K A SIH   Terima   kasi h  kep ada  Ditje n  Di kti Depdi knas RI  ya ng t e lah m e mbi a yai pen elitian  ini p ada  ske m a   Penelitian Hi bah Bersai ng  (PHB) LPPM  Ditjen Di kti Tahun Ang g a r an 200 6-2 0 0 7 .      DAF TA R PU STAK A   [1].  Filippich,  M.,  “Digital Co ntrol o f  a T h ree Pha s e  Induction  Motor “ ,  Te si s,  E l ect r i c al   Enginee ring,  University of Quee nsl and,  2002.   Evaluation Warning : The document was created with Spire.PDF for Python.
                                 ISSN: 16 93-6 930     TELKOM NIKA   Vol. 5, No. 1,  April 2007 :  17 - 26   26 [2].   Hendriawan, A., dk k .,  “ I mplement asi FPGA  Se b a g a i Pembang k it Pulsa Pa da Inv e rter 3  Fasa  18 -Ste p den g an  Topologi Tr iple Cho p er  Triple  Brid ge Inv e rter“ , Indust r ial   Elec tronics  Seminar (IES),  EEPIS-ITS,  Surabaya,  2004.  [3].  Irwin,  J . D.,  “I ndustrial Electronic s  Han dbook “ , CRC Press  and I EEE Press ,  Boc a   Raton,   Florid a, 1997.   [4].   Laz ic , M., and Sk ender,  M.,  “Gen era t ing Driv ing  signal for  T h ree Pha ses  In v e rter b y   Digital Timing Function s “ , Facta  Univ ersitati s (NIS) Serie s : Ele c troni cs an d Energ e tics,  Vol. 13, No. 3, Hal: 353-3 6 4 , Desembe r   , 2000.  [5].  Mohan, N., Und e land, T . M., and Robbin s , W.P.,  “Po w e r  Electro nics, Conv erters,   Applica t ions , and Design “ , Seco nd Ed ition, John  Wi ley & Sons, Singap ore, 19 9 5 .  [6].  Ras h id,  M.H. ,  Po w e r  Elec tronics  Circ uits, Dev i ces, and Application s , Second Edition,  Prentice-Hall  Internation a l, Inc., Londo n, 1993.   [7].  Sutik no,  T.,  “Peran cang a n Pake t Kemudi In v e rter Sa tu Fa sa UP WM,  SPWM dan   MSPWM Pad a  Chip Tung gal Berb asis  FPGA“ ,  Jurn al Tran si stor,  Edisi De se m ber, Vol.  6   No. 2, FTI-Un i ssula, Semarang, 200 5.  [8].   Sutik no, T., dan Muc h las ,   “Peran cang a n Pake t Sin y al  Pembangkit  UPWM  dan SPWM   untuk Inv e rter Satu F asa  Berba s is F P GA“ , Ju rnal  Tekn oin, Edi s i  De se mbe r , Vol. 9 No.  4,  FTI-UII, Y ogyakarta, 2004.  [9].  Sutik no,  T.,  “Pembangkit  Sin y al PWM  Sinusoida Dua Fasa  Ber b asis FPG A “ ,  Tesi s S 2   Tekni k  Ele k tro, Universitas Gadjah Ma d a , Yogyaka r ta, 2004.   [10].  Sutikno, T  da n Wi dod o, N. S.,  “Sistem Pembangkit Pulsa  PWM  Sinusoida  P a da  Inv e rter   Pengend ali Kec e pa tan  Motor Se rv o  Dua  Fas a “ ,  Semina r na sion al, Semi nar Si stem  Tenaga List ri k III (SSTE III), Tekni k  Elektro, ITS, Surabaya, 2002.   [11].  Yusivar, F., dan Kusuma , L.,  “ P emb e ntukan Siny a l  PWM d e ngan Metode SPVM  Menggun aka n Matlab da n Sistem Waktu  N y ata“ , Industri a l Electro n ics Se minar (IES),   EEPIS-ITS, S u rabaya, 2004.  Evaluation Warning : The document was created with Spire.PDF for Python.