Int ern at i onal  Journ al of  El e ctrical  an d  Co mput er  En gin eeri ng   (IJ E C E)   Vo l.   8 , No .   6 ,  Decem ber   201 8 , p p.   4120 ~ 4132   IS S N: 20 88 - 8708 ,  DOI: 10 .11 591/ ijece . v8 i 6 . pp 4120 - 41 32          4120       Journ al h om e page :  http: // ia es core .c om/ journa ls /i ndex. ph p/IJECE   Phase   F requ ency  D ete ctor and  C h arge  P u mp  fo r  L ow   J itt er   PLL  A p pli ca ti ons       Sun g  Sik  Pa r k ,  J u  S ang   Le e ,  S ang  Da e  Yu   School  of El ec tr onic s E ng ine e rin g,   K y ungpook  N at ion al   Univ ersity ,   Repub li c   of   Korea       Art ic le  In f o     ABSTR A CT   Art ic le  history:   Re cei ved   Feb   12 , 201 8   Re vised  Ju l   2 5 ,  201 8   Accepte d  Aug   1 2 , 201 8       In  t his  pap er  a  n ew  technique   is  pre sente d   to  imp rove   the  jitte r   pe rform anc e  of  conve nti on al  phase   fre quen c y   d et e ct ors   b y   complet ely   re m ov ing  the  unnec essar y   on e - shot  pulse .   T h is  technique  u ses  a  var ia b le   pulse - hei gh t   ci rcu it   to  cont rol   the  unne ce ss ar y  one - shot  pu lse  hei ght .   In   additi on,   a   nove l   cha rge - pum p  c ir cui t  with   per fe ct  cur ren t - m atchin g  cha ra cteri sti cs  is  used  to   i m prove   the   out put  ji tter  per for m anc e  of  conventiona l  ch arg e  p um ps.  Th is   ci rcu it   is  compos ed  of  a  pai r  of  s y m m et ric a l  pum p  ci rcu it s  to   o bta in   a  goo d   cur ren t   m at ch in g .   As   a   result,  t he  proposed   charge - pum p  ci rcu it  has  per fec t   cur ren t - m atchin g  cha ra ct e ristics ,   wide  output   ran ge,   no  glitch  ou t put  cur ren t,  and  no  jump  output   voltage .   In  orde r  to  ver i f y   such  oper at i on,   c ir cuit   sim ula ti on  is pe r form ed  using 0. 1 8  μm   CMO S pro ce ss   par amete rs.   Ke yw or d:   C harge  pu m p   Jit te r  reducti on   P hase  freq ue nc y detec tor   Ph ase - loc ked loop   V oltage - c on tr ol le d  os ci ll at or   Copyright   ©   201 8   Instit ut e  o f Ad vanc ed   Engi n ee r ing  and  S cienc e .    Al l   rights re serv ed .   Corres pond in g  Aut h or :   Sang  Dae  Yu,   School  of Elec tro nics E ng i ne erin g,     Kyu ngpook  Na ti on al  Univ ersi ty ,   80 D ae ha k - ro,  Buk - gu,  D ae gu   4156 6 ,  Re publ ic  o f   K or ea .   Em a il :  sd yu @ m ai l.kn u. a c. kr       1.   INTROD U CTION     Ph ase - loc ked  loops  (P L Ls)  a re  wi dely   us e d  for  cl ock   syn chro nizat ion   i n  m ic ro proces so rs ,  dig it al   sign al   proces s or s ,  an d  wirele ss  com m un ic ation   syst em s   [1 ] .  An   increasi ng  num ber   of   P LL  app li cat ions  fo r   high - s pee d  dat a  transm issi on   are  dem and in g  a  lowe r  j it te r  an d  a  highe r   op e rati ng   fr e qu e ncy  to  im p rove   ov e rall  syst em   perform ance.    On e   of  t he  ess entia l  buil ding   blo c ks  of  PL L  is  the   phase   fr e quen cy   det ect or   (P F D ) .  T his  m on it or s   the  phase  a nd  freq ue ncy  dif fe ren ce betwee n  the  ref e re nce  f r equ e ncy  ( Fr e f)  and   t he  div ide d  volt age - co ntr olled   os ci ll at or  ( VC O)  outp ut ( F ba ck).  T her e f or e,   the PF D  m igh t  ge ner at e  a n  up  si gn al  (UP)  i f  the   F ref  sig na l  le ads   the  F back  sig nal  an d  a   do wn  sig nal  ( D O WN )   if  t he  Fr ef   sig nal  la gs   the   F back  sign al .   H ow e ve r,   a n  unnecessa ry  one - s hot  pu lse   associat ed  with  the  delay   ti m e  of   the  res et   path  is  ge ne rated  at   the  UP   a nd  DOWN   outp ut,  wh ic h  in  tur n  create s  a  current  m is m at ch  between   the  UP   an d  D O W N  curre nt  path   of   the   charge  pu m p.   Th us ,  the  s pec tral   purity   of   t he  VC O  outp ut   is  deg ra de d,   and   j it t ers  are  gen e rated  i n  th e  PLL.   Var i ou s  m et ho ds   ha ve  al r eady  bee n  de velo ped   t o  im pr ov e  the  ji tt er  per f or m ance  of  co nve ntion al     PFD s  [ 2] - [7 ] .  We  pro pose  a  new   arc hitec tu re  to  m ini m iz e   su ch  j it te r  pro blem .  In   this  a rch it ect ure,  a  va riable  pu lse - hei gh t   ci rcu it   is  a dded   to  the   PF D   out pu t  node   to   co ntr ol  the  unnec essary  on e - s hot  pu lse   hei gh t   du e   t o  the in pu t  sig na l.     The  cha r ge  pu m p  us es  switch es  to  co ntr ol  the  vo lt age  c onnecti on  to  the   capaci tor.   A s  a  resu lt ,  the  charge - pum p  t un e s  the  con t r ol  vo lt age  of   the  VCO  b y  c hargin g  or  dis chargin g  the  loop  filt er  cap aci tor  accor ding  to   th e  pu lse   widt h  of   t he  U P  or   D O WN   si gn al .  I n  ad diti on,  t he   m ai n  prob le m s  of   t he  c onve ntion al   charge  pum ps   are  c urren t   m is m at ches,  glit ch   outp ut  c urren t ,  an d  jum p  outpu t  volt age .   T hey  al so  de g ra de  t he   sp ect ral  purity   of   the  VCO  ou t pu t  a nd   ca use   j it te rs  in  th e  PLL  [ 8] - [ 15 ] .  Acc ordin gly,  we  pro pose  a   novel  charge - pum p  ci rcu it  w it h al m os t  perfect  curr ent - m at ching  c har act erist ic s t o  m ini m iz e  su c h   pro blem s.   Evaluation Warning : The document was created with Spire.PDF for Python.
In t J  Elec  &  C om p  En g     IS S N: 20 88 - 8708       Ph as e Fre quen cy Detect or a nd C ha r ge Pu m p  fo r L ow Jit te r  …   ( Sung  Sik  Park)   4121   The  orga nizat ion   of   this  pa pe r  is  as  fo ll o w s.  The  pro pose d  ci rcu it   i m plem entat ion   is  descr ibe d  in   Sect ion   2.  Sim ulati on   res ults  validat in g  the  pro po se d  st rategy  are  presen te d  an d  discu s sed  in   Sect io n  3,   a nd   Sect ion   4 p rese nts the  conclus ion s .       2.       P HASE - LO CKED L OO P   D ESI GN   2.1.       PF D desi gn   2.1.1.   S tand ard  PF D  ( s - P FD )   Figure  1   (a )  s hows  the  sc he m at ic  of   the  s - PF D .  It  co ns i sts  of   six  rese t  paths   whose   delay   tim es   gen e rate  an  unnecessa ry  on e - sh ot  pu lse   at   the  UP   a nd  D O WN   ou t put .  T ypic al ly   this  reset  delay   tim e  of   the   internal  node  a ff ect s t he  P FD  sp ee d.     2.1.2.   Conv e nt i on al   Prechar ged P FD (cp - PF D)   A  schem at ic  of   a  cp - PF D  ci r cuit  is  sh own  in  Fig ur e  1  ( b) .   The  reset  path  of   the  c p - P F D  is  sh ort er   than  that  of   th e  s - PF D  beca use   the  reset  process  of  the  cp - P FD   is  com po s ed  of  a  thr ee - gate  fee db a ck  path .  This   m eans  th at   the  cp - PF D   can  ov e rco m e  the  sp eed  li m it a ti on   of   th e  s - PFD   a nd   reduce s   dea d  zon e s.  Nonetheless ,  a ccordin g  t o  in pu t  si gn al s   Fre f  an d  Fb ac k,  two  t ru e   sin gl e - phase  cl oc ke d  D  flip - fl ops  ar e   i m m ediat el y re set  thr ou gh  t he  N OR  gate w he n  the in put si gn al s  of  t he  N OR g at e are l ogic  “low.” M ea nwhile ,   an  unneces sary   on e - shot  pu ls e  is  gen erated  equ i valent  to  the  delay   tim e   at   the  UP   and   DOWN   outp ut  du e  to   the  delay   tim e   of   t he  reset  pa th.  T he  pe rio d  of  the  reset  pu lse   la sts  fro m   the  rising   e dg e  of  the  la tt er  in put   sign al   betw een   the  Fr ef  an d  Fb ac k  to  the  f al li ng   edg e  of   the  reset  pu lse .  Thus,  the  wi dth   an d  hei gh t   of   the  unnecessa ry  one - shot  pu lse  ar e also sim il ar t o  th os e  of the  re set  pulse .       D e l a y D e l a y D e l a y D e l a y D e l a y U P D O W N F r e f F b a c k D e l a y   1 D e l a y   2 D e l a y   3 D e l a y   4 D e l a y   5 D e l a y   6         U P D O W N F r e f F b a c k 1 2 D e l a y   1 R E S E T D e l a y   2 D e l a y   3   (a)   (b)     Figure  1. (a )  S chem at ic  o f  s - PFD .     (b) Sche m at ic  o f  cp - PF D       2.1.3.   Prop os ed  PF D   To  s olv e t he  c p - PF D prob le m s,  an  im pr ove d PFD  is  prop ose d   in  Fig ur e  2   (a) .  Pf fee dbac k  tra ns ist ors  are  inse rted   to   preve nt  a ny  charge  l os s  du e  to  le a kag e   c urren ts   at   n od es  A   an d  B.   I n  a dd it io n,  a  PFD - i m pr oved   bl oc k,   w hich  c onsist s  of  a  m od if ie d  in ver te r ,  a   volt age - div i de r  resist or   ( V DR),   an d  a  bu ff e r,   is  config ur e d  i n  t he  e xisti ng   UP  an d  D O WN  node s.  Fi rst,  a  m od ifie d  in vert er  is  inse rted  betwee n  n odes   1  a nd  3  and   betwee n  n od e s  2  an d  4  t o  re du ce  the  w idth  an d  hei ght  of   the  unnec essary  one - s ho t  pu lse .  Fig ur e   2  (a)   sh ows   that  ide ntica l  PMOS  M2  an d  M 2'   transisto rs  are   c onnected   in  s er ie s.  Th us ,   w he n  the   tran sist ors  are  on,   their  resist anc e   can  be  a ppr ox im at ed   as    1 .  This  resist a nc e  a nd   V DR  m ake  up   a  vo lt age  div id er  f or   adjustin g  t he  l evel  of  a  sig na l.  Su c h  div i der  can  i ncr ease   the  rise   tim e  and  m ake  the  unnece ssary  on e - shot  pu lse   w hose  w idth  is  a ppr ox i m at ely  two  ti m es  sh ort er  t ha n  that  of  the   r eset   pulse .  In  Figure  2  (b) ,   this  on e - sh o t   pulse   doe s  not  a rr ive   at   t he  e xisti ng  pe a k  po i nt  becau s e  of  the   ef fects   of  the   f ollo wing  phase   bu ff e r,   a nd  it   sta rts  to  decre ase  fr om   the  10.3 - ns   tim e   po int  al ong  wit h  the  reset  pu l se  that  has  al read y  reache d  th e  peak   po i nt.  As  a   res ult,  the w i dth   a nd  he i gh t o f  th e  unnece ssary o ne - s ho t p ulse are  re duce d  to  less  than   th os e o f   th e   reset p ulse.   Evaluation Warning : The document was created with Spire.PDF for Python.
                          IS S N :   2088 - 8708   In t J  Elec  &  C om p  En g,   V ol.  8 , N o.   6 ,  Dece m ber  2 01 8   :   4120   -   4132   4122   Seco nd,  V DR1  and   V DR2   c onnecte d  at   n od es  3  and   4  are  op e rated  by  inp ut  sig nals  Fr e f  an d  Fb ac k,  resp ect ively .   E ach  V DR  co nsi sts  of   f our  ide ntica l  NMOS   t ran sist or s  c onn ect ed  in  series .   W he n  a  VD R  is  on ,  it s  resist ance  can  be  e xpresse d  as    2 .  Using  the   vo lt age   div i si on   betwee n  th e  m od ifie d  i nverter  an d  VDR ,  the volt age s   of  n odes  3 an d 4 i s appro xim a te d  as     3 , 4 =    2     1 +  2   .         (1)     T h ese   vo lt age s   al so   re du ce  t he   width   a nd  he igh t  of  the  unne cessary  one - s ho t  pu lse .  Th us,  the  hei gh t   of   the  unneces sary  one - s hot  pu lse   ca n  be  r edu ce d  to  a  point  belo w  the  m axi m u m   low  input  vo lt age  that  is  interp reted  by  the  first  inv e rter  of   the  f ollo wing  phase  bu ff e r.   As  a  res ul t,  the  unnecess ary  on e - shot  pulse   has   no  e ff ect  on the  f ollo wing cha rg e  pu m p  bec ause of   the buffer   act io n . Fur t her, this tec hn i qu e is o nly ap pl ie d  to  unnecessa ry  one - s hot  pulse s   and   does  not   hav e  a ny  ef f ect   on   the  outpu t  data  sig na ls.  Wh en  t he  “h ig h”  gen e rated   outp ut  data   are   eq ui valent  to   the   di ff ere nce  betw een  t he  tw o   ris ing   e dges  of  th e  input  si gn al s   from   n odes  3  a nd   4,   the  volt age - divi der   the orem   is   al so   ap plied.  The  heig ht  of  the  outp ut  data  is  reduced   to  a  po i nt   above  the  m inim u m   hig h  in put  volt age  that   is  interpr et e d  by  the  first  in ve rter  of  the  fo l lowing  ph as e  buff e r.  In ad diti on, th e  outp ut d at a  ar e com plete ly  r est or e d by the  buff e r.        U P D O W N F r e f F b a c k 1 2 D e l a y   1 R E S E T D e l a y   2 D e l a y   3 B u f f e r B u f f e r F r e f V D R 1 F b a c k V D R 2 M 2 ` M 2 M 1 1 - 2 3 / 4 M o d i f i e d   I n v e r t e r F r e f - F b a c k 3 - 4 V o t a g e _ D i v i d e r   _ R e s i s t e r g n d M r 3 4 P f A B P f     Figure   2 (a ) .   Sc hem atic o f  t he pr opos e d PF D           Figure   2 (b) .   Sim ula ti on  r e su lt s of the  r eset   pulse  a nd un nec essary  on e - s hot pu lse   f or   the  pro po se d PF D   Evaluation Warning : The document was created with Spire.PDF for Python.
In t J  Elec  &  C om p  En g     IS S N: 20 88 - 8708       Ph as e Fre quen cy Detect or a nd C ha r ge Pu m p  fo r L ow Jit te r  …   ( Sung  Sik  Park)   4123   2.2.       C h arage  pu mp desi gn   2.2.1.   St and ard Ch ar ge  P ump   Figure  3  (a )   s hows  the  basic  structu re  of   a  conven ti onal   charge  pum p  that  has   a  PMOS  an d  an   NMOS   tra ns ist or   at   the  to p  and   bo tt om ,  resp ect ively .   H oweve r,   the  us e   of   s uch   pu m pin g  MO S  as  a  current   so urce  te nds  to  pro duce  glit ches  w he nev e r   the  pu m pin g  MOS  is  turned   on   or  off .  The se  glit ches   are   du e  to   the  cha rg e  i nj e ct ion   of  tra ns is tor  c hannel  ch arg e  a nd  the  cl ock   fee dth r ough   bet ween   t he  gate  an d  the  drai n .  This  process   pro du ces   a  hi gh e r  c urre nt  t han  inte nd e d  wh e n  t he  pu m pin g  MOS   is  init ia ll y  opened.   Fu rt her m or e,  i n  m os t  charge  pu m ps ,  the   ci r cuits  are  desig ned  to  respo nd  to  the  UP   a nd  DOWN  outp ut   of   t he   PFD,  w hic h  in   tur n  a re  di rectl y  connecte d  t o  the   outp ut  st ru ct ur e  of  the  PMOS  a nd  N MOS  s witc hes .  Th us,   these  switc hes   cause  the  m is m at ches   betwe en  the  cu rr e nt  so urc ing   an d  c urren t  sin king ,   and   the n  ge ne rate  a  disco rd a nt  switc hing  tim e.   The  design   of   the   char ge  pu m p  sh oul d  enab le   the  sourc i ng   an d  sink i ng   c urre nts  to   hav e   the  sam e   am ou nt  of  c urre nt  f or  the  s a m e  le ng th  of  UP   a nd  DOW N  f r om   the  PF D.   T he   phase  offset  cause d by a c urre nt m is m at ch  eve ntu al ly  inc reases t he ou t put t i m ing   j it te r.     2.2.2.   Prop os ed  Cha rge P ump   To  so l ve  the  glit ch   pro blem s,  a  novel  cha rg e - pum p  ci rcu it   with  near l y  per fect  curr ent - m at ching   char act e risti cs,  no  glit ch  out pu t  c urre nt,  a nd  no  jum p  outp ut  volt age   is  pro po s ed   in  Fig ur e   3  ( b) ,   w hich  include s  a  sym m et rical   pair  of   pum p - up  an d  pu m p - do wn   c ircuit s.  Th is  c ha rg e  p um p  can   hav e  th ree  ty pe s  of  input  sta tus  de pendin g  on  U P  or  DOWN  of  the  PF D.   Fir st,  w hen  U P  is   “hig h”  a nd  D O WN   is  “l ow, ”  M12  tur ns   off ,  w hich  cause s  M8  a nd   M 9  to  sto p  op e rati ng.  When  M1  tu rn s  on ,  Am plifie r_A  tur ns   int o  a  casc o de   a m plifie r  that  enab le s  M 3  t o  op e rate  as  a  current  s ource ,  and   it s  cu rr e nt   flows   t hro ugh   the  casco de  c urren t   m irro r   to   the  ou t pu t   no de.   S uch   casc od i ng  m ini m iz es  the  glit ch   a nd  hi gh  out pu t  resi sta nce  pro vid e s   go od  current  sourci ng.   The  volt age  gain o f  the  UP  casco de  a m plifie r   can  b e  a pp r ox im at ed  as     |  | = 1   ( 2 +  2 )   3   1 + 2 +  2   .           (2)     Seco nd,  w hen   UP   an d  D O W N  are  both  “l ow,”  M1  an d  M 12   tu r n  off ,  w hich  cau ses  M5  an d  M8  to   stop   ope rati ng.   As  a  resu lt ,  th e  con tr ol  volt age  Vc on t ro l   no de  m a intai ns   a  const ant  volt ag e  and   ente rs  a  high - i m ped ance  sta t us .   Finall y,  w he n  U P  is  “l ow ”  an d  D O WN   is  “hig h, ”  M 1  tur ns   off ,  w hich  ca us es  M4   a nd   M 5  to  stop   op e rati ng.  Wh en  M 12   tur ns   on ,  A m pl ifie r_ B  tur ns   into  a  casc od e  am plifie r   that  al lows   M10   t o  fu nctio n  as a cu r ren t s ource . a nd  it s  cu rr e nt   flo ws   t hro ugh   the casco de  cu r ren t m irro r  to the output n od e . S uc h   casco ding  al so  m ini m iz es  the  glit ch   and   high  outp ut  resist ance  pro vid e s   good  cu rr e nt  sink in g.   T he  vo lt age   gain o f  the  DO WN casc od e  a m pl ifie r   can   be  appr oxim a te d  as     |  | = 12   ( 11 +  11 )   10   1 + 11 +  11   .       (3)     M2  an d  M1 1  a dju st  c on tr ol  volt age  Vc ontr ol   to  the  desir ed   le vel  us in g  V bias1  a nd  V bia s2 ,  wh e reas   M13   an d  M 14  con t ro l t he  ti m ing   of the  UP i nput to  con for m   to that of t he  DO WN  i nput.       R C 1 C 2 I p V c ( t ) L o o p   F i l l t e r U P D O W N I p I p F ( s ) I p ( U P ) I p ( D O W N )     Figure  3 (a ) .   S tr uctu re  of  t he  c onve ntion al  cha rg e   pum p   Evaluation Warning : The document was created with Spire.PDF for Python.
                          IS S N :   2088 - 8708   In t J  Elec  &  C om p  En g,   V ol.  8 , N o.   6 ,  Dece m ber  2 01 8   :   4120   -   4132   4124   V c o n t r o l V b i a s 1 U P D O W N V b i a s 2 M 1 M 2 M 3 M 9 M 1 0 M 1 1 M 1 2 M 8 M 7 M 6 M 5 M 4 M 1 3 M 1 4 A m p l i f i e r _ A A m p l i f i e r _ B I p ( U P ) I p ( D O W N )     Figure  3 (b) .   Sc hem atic o f  t he pr opos e d  c ha rge p um p       2.3.   Loo p  f il ter , V CO, and  freq uency di vider       The  in put  volt age  of   t he  VC O  is  co ntr olled  in  t he  ti m e  do m ai n  accor di ng   t o  the  am ount  of   t he   so urci ng  or   si nk i ng   c urre nt  of   the  c ha rg e  pu m p  an d  the   values  of   R  and   C  of   the  loop  filt er   sho wn   i n     Figure  4 (a) .       C h a r g e P u m p C 1 C 2 V C O I p V c ( t ) L o o p   F i l t e r R z                     C r o s s - o v e r   f r e q u e n c y P h a s e   M a r g i n                                                    (a)                                                                                                 (b)     Figure  4.   (a )  T he  sec ond - orde r  lo op f il te r .     (b)  T he  c ro s s - over fre qu e ncy  a nd phase  m ar gin       Using  t he  c ross - ove r  fr e que ncy  ,  the  el e m ent  values   ,  1 ,  an d  2   of   t he  l oop  filt er   ca n  be   expresse d  as     Evaluation Warning : The document was created with Spire.PDF for Python.
In t J  Elec  &  C om p  En g     IS S N: 20 88 - 8708       Ph as e Fre quen cy Detect or a nd C ha r ge Pu m p  fo r L ow Jit te r  …   ( Sung  Sik  Park)   4125   =  , 1 = 1 , 2 = 1         (4 )     w he re   N   is   the   value   of   f reque ncy  div ide r,    is  the   cu rr e nt  gai n   of  c harge   pu m p ,     is  t he  gai n   of  t he  VCO ,    is  the  ze ro  f re qu e ncy,  a nd    is  the  po le   fr e qu ency.   An  integ rated - ci rcu it   V CO  is  im ple m e nted  a s  the   rin g  os ci ll at or   sho wn   in  Fi gure  5  (a) .  Ty pical ly   the  VCO  ou tpu ts  a  sign al   with  a  fr e quen cy   pr op or ti ona l  to  the   con t ro l  volt age .   Fig ure  5  ( b)   s hows  a  del ay  cell  u sed  in  t he oscil la tor.       V C O   + V C O   - f o u t V c o n t r o l + 1     Figure  5 (a ) .   V CO s tr uctu re  usi ng the   dual - outp ut r i ng o sci l la tor wit h diff e ren ti al  d el ay   ce ll s       M 4 M 5 M 2 M 1 M 3 M 6 M 7 V o u t m V o u t p V i n p V i n m V c o n t r o l                                                                                                                   Figure  5 (b) .   S c hem atic o f  a  di ff e ren ti al  d el ay  cell           The  f reque ncy  d ivide r  co ns ist s  of   a  synch ronous  4/ 5  fr e qu ency  div ide r  th at   req uire s  high  fr e quenc y   op e rati on  an d  an  asy nc hro nous   16/3 2  f re qu e ncy  di vid e r  that  operate s  at   low  f requen cy .  It  is  operate d  accor ding  t o  t he   val ue  of  Mo de  a nd  S W,  an d  is  s el ect ed  as   ÷  N  or  ÷  N  +  1  acc ordin g  t o  the  sel ect ed   va lue  of   Mod e . Acco rd i ng to  t he  sel ect ion   sig nal of S W,  t he value  of ÷ N  to N is  a dju ste d  to  64 o r 128.       T able 1.   Divid i ng r at io  acco r di ng  t o  the  val ue  of SW   a nd   M od e   SW   Mod e   Fo u t   0   0   1   0   1   0   VCO/1 2 8   VCO/1 2 9   VCO/6 4   1   1   VCO/6 5       Figure   7  (a)   sh ows   a  tr ue   sin gle  phase   cl ipp i ng  (T S PC)  D  flip - flop  str uctu re  us e d  in   the   asy nchron ous  16 / 32   f re qu e nc y  div ider  op e rati ng   at   low  fr e qu e ncy .   Fig ur e   7  (b)   sho ws  a  com ple m entary   cl ock in g  D   (C CD)  flip - flo p  s tructu re  us e d  i n  the   f re qu e nc y  div ide r .  T he  M4  a nd  M8   ar e  ad ded  to   pre ven t  t he  current  dr i ving   capab il it y  fro m   decr eases  w hen   node   A  a nd  no de  B  are  c onduct ing  at   hi gh   sp ee d  in  TS PC  D  flip  flo p  str uct ur e .  It   is  a pp li e d  to   a  sync hro nous  4/ 5  fr e quency  div ide r  w hich   re qu i res  s ta ble  an d  high - sp ee d  op e rati on at  hig h f reque ncy.   Evaluation Warning : The document was created with Spire.PDF for Python.
                          IS S N :   2088 - 8708   In t J  Elec  &  C om p  En g,   V ol.  8 , N o.   6 ,  Dece m ber  2 01 8   :   4120   -   4132   4126   D C L K C L K _ B a r Q Q _ B a r D C L K C L K _ B a r Q Q _ B a r D C L K C L K _ B a r Q Q _ B a r V C O   + V C O   - D i v i d e   B y   4 / 5   S y n c h r o n o u s   D i v i d e r C C D C C D C C D D C L K Q Q _ B a r T S P C D C L K Q Q _ B a r T S P C D C L K Q Q _ B a r T S P C D C L K Q Q _ B a r T S P C D C L K Q Q _ B a r T S P C f o u t S W M o d e D i v i d e   B y   1 6 / 3 2   A s y n c h r o n o u s   D i v i d e r D i v i d e   B y   4   o r   5     Figure  6.   Str uc ture of   d i vid e - by - 64 / 65 / 128/ 129 d ual - m od ul us   pr escal er       M 1 M 2 M 3 M 4 M 5 M 6 M 7 M 8 M 9 M 1 0 M 1 1 A B D C L K Q _ B a r Q                 M 1 M 2 M 3 M 5 M 6 M 7 M 9 M 1 0 M 1 1 M 1 2 D C L K Q _ B a r Q M 4 M 8 C L K _ B a r   (a)   (b)     Figure  7 .   (a )   S chem at ic  o f  TS PC D fli p - flo p .    ( b) Sc hem at ic  of c om ple m en ta ry clocki ng  D  fli p - flo p       3.   SIMULATI O N RESULTS   3.1.   P roposed  PF D  simul at i on   resul ts   Figure  8   (a )  s hows  the  sim ulati on   resu lt s  of  the  s - P FD.  Wh e n  the  in pu t  sign al s  wer e  in  ph a se,  the   width  of  the   unnece ssary  on e - shot  pu lse   w as  456.8 7  ps   at   0.9  V,   a nd  the  m axi m u m   heig ht  wa s  1. 81  V .     Figure  8   (b)  s hows   the  sim ula ti on   resu lt s  of  the  cp - PF D.  Wh en   the  i nput  s ign al s  wer e   in  ph a se,  t he  wi dt h  of  the  un necessa r y  on e - s ho t  pulse   was  223.1 9  ps   at   0.9  V,   a nd  the  m axi m um   heigh t  was   1.8 3  V .  Me a nwhile ,  Figure  8   (c)   s hows  t he  sim ulati on   res ults  of  the   pro pose d  PF D.   When   the  in put  sig nal s  we re  in   phas e,  the  width  of  t he  unnece ssary  on e - shot  pu lse   w as  13. 5  ps   at   0.98  µV ,  a nd  the  m axi m u m   heig ht  wa s  1.9 6  µ V,   wh ic h  w ould  preve nt  an  UP   a nd   D O WN   cu r ren t  m is m at ch  in  the  cha rg e - pum p  ci rcu it .  More over,  t he  po wer   consum ed  at   100  MHz   wa s  77. 36  µ W  with  a  1.8 - V   s upply  volt age.   Fig ur e  9   (a - e)   sho w s  the  f ull  sim u la ti on   resu lt s  of the  pro posed  PFD.   Evaluation Warning : The document was created with Spire.PDF for Python.
In t J  Elec  &  C om p  En g     IS S N: 20 88 - 8708       Ph as e Fre quen cy Detect or a nd C ha r ge Pu m p  fo r L ow Jit te r  …   ( Sung  Sik  Park)   4127   ( U n n e c e s s a r y   P u l s e )     ( a)   s - P FD   ( U n n e c e s s a r y   P u l s e )     (b)   cp - PFD           ( c )   Pro po se d P FD     Figure  8 .   Sim ulati on  r es ults  of the  outp ut sig nals  wh e n  t he  i nput si gn al s a r e in  ph a se           Figure  9 (a ) .   Fre f  a nd F back h ave th e  sam e p hase a nd  fr e qu e ncy       Figure  9 (b) .   W hen F ref  is  a  phase  faster t ha n  F bac k  for  the   sam e  frequ e ncy   Evaluation Warning : The document was created with Spire.PDF for Python.
                          IS S N :   2088 - 8708   In t J  Elec  &  C om p  En g,   V ol.  8 , N o.   6 ,  Dece m ber  2 01 8   :   4120   -   4132   4128       Figure  9 (c ) .   W hen F back is a  ph a se f a ste r  th an  F ref  for  the   sam e  frequ e ncy       Figure  9 (d) .   Fbac k fr e qu e ncy  is hig her tha n Fref  fr e qu e ncy           Figure  9 (e ) .   Fre f  f re qu e ncy is  h ig he r  tha n Fb ack  fr e qu e ncy       3.2.   Prop os ed  ch ar ge  p ump  sim ulat i on   res ults   Figure 10   sho ws  the sim ulati on  r e su lt s of the  sta nd ar d  cha r ge  pum p.   Figure 1 1   s hows  th e w avefo rm s  of   s ource  cu rrent  Ip   (up)   a nd  sin king  cu rrent  Ip   (do wn)   of   the  pr opose d  cha rg e  pum p  wh en  a  10 0 - M Hz   sq ua re  wav e  is   us ed ,  al ong  wi th  the  co ntr ol  vo lt age   Vc on t r ol  up/d own  ou t pu t  wav e form   gen e rated  by  I p  ( up)   and   Ip   ( dow n).   As  show n,   s ource  c urren t  I p  (up)   is  +1 00   µA ,  w herea s  sin king  cu rr e nt  Ip  (down)   is  - 100  µA .  Figure  12   sho ws  the  res ulti ng  wa vefor m   of  cur re nt  I p  an d  con tr ol  volt ag e  Vcontr ol  of   t he  cha rg e   pu m p  w hen   the  up   an d  do wn  in pu t   sig na ls  wer e   bot h  “l ow.”  In  this  ca se,  wh e n  Vc ontrol  was  fixe d  at   0.9  V,  cu rr e nt  I p  was  0  A,  causi ng  it   to  st op  operati ng.   Fig ur e  13   s hows   tha t  the  ou t pu t  w aveform s  of  f ul l  Vcontr ol  ( up )  a nd  fu ll   V co ntr ol  ( dow n)   of  the   c on t ro l  volt age  Vcontr ol  are   pe rf ect ly   sym metri cal   at   0.9  V .  F ur the rm or e,  it   can  be  see n  t hat th ere ar e   no  glit ch  in  the c urre nt  w a vefor m  an d n o ju m p  phe nom eno n  i n  th e  vo lt age  w a ve form .           Figure  10.   O utp ut c urre nt Ip  ( up) wa vefor m  o f  the sta nd a r d cha r ge   pum p   Evaluation Warning : The document was created with Spire.PDF for Python.
In t J  Elec  &  C om p  En g     IS S N: 20 88 - 8708       Ph as e Fre quen cy Detect or a nd C ha r ge Pu m p  fo r L ow Jit te r  …   ( Sung  Sik  Park)   4129       (a)       (b)         (c)     Figure  11.   Sim ulati on   res ults  of the  pro pose d  c harge  pum p.  ( a )  S ource  curre nt outp ut  wa vefor m . (b)   I p and  Vcontr ol  ou t put wav e f or m  w he n UP  a nd  DOWN are  zer o.   ( c) S i nk i ng curr ent outp ut  waveform           Figure  12 .   O utp ut  volt age a nd c urren t  wa ve form s w he n  th e up a nd do wn  input sig nals a r e  “ low . ”     Evaluation Warning : The document was created with Spire.PDF for Python.